Blame | Last modification | View Log | Download | RSS feed | ?url?
Fitter report for mainMon Nov 14 18:42:05 2011Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version---------------------; Table of Contents ;---------------------1. Legal Notice2. Fitter Summary3. Fitter Settings4. Parallel Compilation5. Fitter Device Options6. Input Pins7. Output Pins8. Bidir Pins9. All Package Pins10. Control Signals11. Global & Other Fast Signals12. Carry Chains13. Cascade Chains14. Embedded Cells15. Non-Global High Fan-Out Signals16. Peripheral Signals17. LAB18. Local Routing Interconnect19. LAB External Interconnect20. Row Interconnect21. LAB Column Interconnect22. LAB Column Interconnect23. Fitter Resource Usage Summary24. Fitter Resource Utilization by Entity25. Delay Chain Summary26. Fitter RAM Summary27. Pin-Out File28. Fitter Messages----------------; Legal Notice ;----------------Copyright (C) 1991-2009 Altera CorporationYour use of Altera Corporation's design tools, logic functionsand other software and tools, and its AMPP partner logicfunctions, and any output files from any of the foregoing(including device programming or simulation files), and anyassociated documentation or information are expressly subjectto the terms and conditions of the Altera Program LicenseSubscription Agreement, Altera MegaCore Function LicenseAgreement, or other applicable license agreement, including,without limitation, that your use is for the sole purpose ofprogramming logic devices manufactured by Altera and sold byAltera or its authorized distributors. Please refer to theapplicable agreement for further details.+------------------------------------------------------------------+; Fitter Summary ;+-----------------------+------------------------------------------+; Fitter Status ; Successful - Mon Nov 14 18:42:05 2011 ;; Quartus II Version ; 9.0 Build 132 02/25/2009 SJ Full Version ;; Revision Name ; main ;; Top-level Entity Name ; main ;; Family ; ACEX1K ;; Device ; EP1K50QC208-3 ;; Timing Models ; Final ;; Total logic elements ; 241 / 2,880 ( 8 % ) ;; Total pins ; 147 / 147 ( 100 % ) ;; Total memory bits ; 15,360 / 40,960 ( 38 % ) ;; Total PLLs ; 0 ;+-----------------------+------------------------------------------++------------------------------------------------------------------------------------------------------+; Fitter Settings ;+------------------------------------------------------------+--------------------+--------------------+; Option ; Setting ; Default Value ;+------------------------------------------------------------+--------------------+--------------------+; Device ; EP1K50QC208-3 ; ;; Use smart compilation ; Off ; Off ;; Use TimeQuest Timing Analyzer ; Off ; Off ;; Router Timing Optimization Level ; Normal ; Normal ;; Placement Effort Multiplier ; 1.0 ; 1.0 ;; Router Effort Multiplier ; 1.0 ; 1.0 ;; Optimize Timing ; Normal compilation ; Normal compilation ;; Optimize Timing for ECOs ; Off ; Off ;; Regenerate full fit report during ECO compiles ; Off ; Off ;; Optimize IOC Register Placement for Timing ; On ; On ;; Limit to One Fitting Attempt ; Off ; Off ;; Final Placement Optimizations ; Automatically ; Automatically ;; Fitter Aggressive Routability Optimizations ; Automatically ; Automatically ;; Fitter Initial Placement Seed ; 1 ; 1 ;; Slow Slew Rate ; Off ; Off ;; PCI I/O ; Off ; Off ;; Auto Global Memory Control Signals ; Off ; Off ;; Logic Cell Insertion - Individual Logic Cells ; On ; On ;; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On ; On ;; Fitter Effort ; Auto Fit ; Auto Fit ;; Auto Global Clock ; On ; On ;; Auto Global Output Enable ; On ; On ;; Auto Global Register Control Signals ; On ; On ;; Force Fitter to Avoid Periphery Placement Warnings ; Off ; Off ;+------------------------------------------------------------+--------------------+--------------------++------------------------------------------+; Parallel Compilation ;+----------------------------+-------------+; Processors ; Number ;+----------------------------+-------------+; Number detected on machine ; 2 ;; Maximum allowed ; 2 ;; ; ;; Average used ; 1.00 ;; Maximum used ; 1 ;; ; ;; Usage by Processor ; % Time Used ;; 1 processor ; 100.0% ;; 2 processors ; 0.0% ;+----------------------------+-------------++--------------------------------------------------------------------+; Fitter Device Options ;+----------------------------------------------+---------------------+; Option ; Setting ;+----------------------------------------------+---------------------+; Enable user-supplied start-up clock (CLKUSR) ; Off ;; Enable device-wide reset (DEV_CLRn) ; Off ;; Enable device-wide output enable (DEV_OE) ; Off ;; Enable INIT_DONE output ; Off ;; Configuration scheme ; Passive Serial ;; nWS, nRS, nCS, CS ; Unreserved ;; RDYnBUSY ; Unreserved ;; Data[7..1] ; Unreserved ;; Reserve all unused pins ; As input tri-stated ;; Base pin-out file on sameframe device ; Off ;+----------------------------------------------+---------------------++-------------------------------------------------------------------------------------------------------------------------------------------------------------+; Input Pins ;+-----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+; Name ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; I/O Standard ;+-----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+; fclk ; 183 ; -- ; -- ; 106 ; yes ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; spiint_n ; 159 ; -- ; 3 ; 1 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; spics_n ; 182 ; -- ; -- ; 14 ; yes ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; spido ; 157 ; -- ; 1 ; 3 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; spick ; 184 ; -- ; -- ; 20 ; yes ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; sddi ; 115 ; I ; -- ; 1 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; clkz_in ; 79 ; -- ; -- ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; iorq_n ; 7 ; A ; -- ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; mreq_n ; 8 ; A ; -- ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rd_n ; 141 ; C ; -- ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; wr_n ; 140 ; C ; -- ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; m1_n ; 144 ; B ; -- ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rfsh_n ; 147 ; A ; -- ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; int_n ; 10 ; B ; -- ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; nmi_n ; 9 ; A ; -- ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; wait_n ; 143 ; B ; -- ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; iorqge1 ; 78 ; -- ; -- ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; iorqge2 ; 80 ; -- ; -- ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rd[0] ; 208 ; -- ; 36 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rd[1] ; 206 ; -- ; 34 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rd[2] ; 204 ; -- ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rd[3] ; 202 ; -- ; 31 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rd[4] ; 199 ; -- ; 29 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rd[5] ; 197 ; -- ; 27 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rd[6] ; 195 ; -- ; 26 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rd[7] ; 192 ; -- ; 24 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rd[8] ; 191 ; -- ; 23 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rd[9] ; 193 ; -- ; 25 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rd[10] ; 196 ; -- ; 27 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rd[11] ; 198 ; -- ; 28 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rd[12] ; 200 ; -- ; 30 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rd[13] ; 203 ; -- ; 32 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rd[14] ; 205 ; -- ; 34 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rd[15] ; 207 ; -- ; 35 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ra[0] ; 177 ; -- ; 16 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ra[1] ; 175 ; -- ; 14 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ra[2] ; 173 ; -- ; 13 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ra[3] ; 170 ; -- ; 11 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ra[4] ; 169 ; -- ; 10 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ra[5] ; 172 ; -- ; 12 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ra[6] ; 174 ; -- ; 14 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ra[7] ; 176 ; -- ; 15 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ra[8] ; 179 ; -- ; 17 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ra[9] ; 180 ; -- ; 18 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ay_clk ; 134 ; E ; -- ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_a[0] ; 104 ; -- ; 1 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_a[1] ; 103 ; -- ; 2 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_a[2] ; 111 ; J ; -- ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_d[0] ; 96 ; -- ; 8 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_d[1] ; 94 ; -- ; 9 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_d[2] ; 92 ; -- ; 11 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_d[3] ; 89 ; -- ; 13 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_d[4] ; 87 ; -- ; 14 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_d[5] ; 85 ; -- ; 16 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_d[6] ; 75 ; -- ; 19 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_d[7] ; 73 ; -- ; 20 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_d[8] ; 71 ; -- ; 21 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_d[9] ; 74 ; -- ; 19 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_d[10] ; 83 ; -- ; 17 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_d[11] ; 86 ; -- ; 15 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_d[12] ; 88 ; -- ; 14 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_d[13] ; 90 ; -- ; 12 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_d[14] ; 93 ; -- ; 10 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_d[15] ; 95 ; -- ; 9 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_rdy ; 99 ; -- ; 6 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vg_clk ; 56 ; -- ; 33 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vg_hrdy ; 55 ; -- ; 34 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vg_rclk ; 57 ; -- ; 32 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vg_rawr ; 58 ; -- ; 31 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vg_a[0] ; 69 ; -- ; 23 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vg_a[1] ; 70 ; -- ; 22 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vg_wrd ; 67 ; -- ; 25 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vg_side ; 65 ; -- ; 26 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; step ; 46 ; J ; -- ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vg_sl ; 47 ; J ; -- ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vg_sr ; 53 ; -- ; 36 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vg_tr43 ; 60 ; -- ; 29 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rdat_b_n ; 68 ; -- ; 24 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vg_wf_de ; 62 ; -- ; 28 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vg_drq ; 63 ; -- ; 27 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vg_irq ; 64 ; -- ; 26 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vg_wd ; 61 ; -- ; 29 ; 0 ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;+-----------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------++---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+; Output Pins ;+-----------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+; Name ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;+-----------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+; clkz_out ; 139 ; C ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; a[0] ; 44 ; I ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; a[1] ; 41 ; H ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; a[2] ; 40 ; H ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; a[3] ; 39 ; H ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; a[4] ; 38 ; H ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; a[5] ; 37 ; G ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; a[6] ; 36 ; G ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; a[7] ; 31 ; G ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; a[8] ; 30 ; G ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; a[9] ; 29 ; F ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; a[10] ; 28 ; F ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; a[11] ; 27 ; F ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; a[12] ; 26 ; F ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; a[13] ; 25 ; E ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; csrom ; 150 ; A ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; romoe_n ; 167 ; -- ; 8 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; romwe_n ; 166 ; -- ; 7 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rompg0_n ; 161 ; -- ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; dos_n ; 160 ; -- ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rompg2 ; 164 ; -- ; 6 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rompg3 ; 163 ; -- ; 6 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rompg4 ; 162 ; -- ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vred[0] ; 131 ; E ; -- ; yes ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vred[1] ; 132 ; E ; -- ; yes ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vgrn[1] ; 128 ; F ; -- ; yes ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vgrn[0] ; 127 ; F ; -- ; yes ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vblu[1] ; 126 ; G ; -- ; yes ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vblu[0] ; 125 ; G ; -- ; yes ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vhsync ; 121 ; H ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vvsync ; 120 ; H ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vcsync ; 122 ; H ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; beep ; 133 ; E ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; sdcs_n ; 119 ; I ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; sddo ; 116 ; I ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; sdclk ; 114 ; J ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; spidi ; 158 ; -- ; 2 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; res ; 142 ; B ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; a[14] ; 24 ; E ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; a[15] ; 19 ; D ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; iorq1_n ; 148 ; A ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; iorq2_n ; 149 ; A ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rwe_n ; 187 ; -- ; 20 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rucas_n ; 186 ; -- ; 19 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rlcas_n ; 189 ; -- ; 21 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rras0_n ; 190 ; -- ; 22 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; rras1_n ; 168 ; -- ; 9 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ay_bdir ; 135 ; D ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ay_bc1 ; 136 ; D ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_dir ; 97 ; -- ; 7 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_cs0_n ; 113 ; J ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_cs1_n ; 112 ; J ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_rs_n ; 102 ; -- ; 3 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_rd_n ; 101 ; -- ; 4 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; ide_wr_n ; 100 ; -- ; 5 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vg_cs_n ; 45 ; I ; -- ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; vg_res_n ; 54 ; -- ; 35 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;+-----------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------++-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+; Bidir Pins ;+------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+---------------+------------+--------------+; Name ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Single-Pin OE ; Open Drain ; I/O Standard ;+------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+---------------+------------+--------------+; d[0] ; 18 ; D ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; d[6] ; 12 ; B ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; d[7] ; 11 ; B ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; d[5] ; 13 ; C ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; d[4] ; 14 ; C ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; d[3] ; 15 ; C ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; d[2] ; 16 ; D ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;; d[1] ; 17 ; D ; -- ; 1 ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; no ; LVTTL/LVCMOS ;+------+-------+-----+------+---------+--------+--------------+-------------------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+---------------+------------+--------------++-----------------------------------+; All Package Pins ;+-------+------------+--------------+; Pin # ; Usage ; I/O Standard ;+-------+------------+--------------+; 1 ; #TCK ; ;; 2 ; ^CONF_DONE ; ;; 3 ; ^nCEO ; ;; 4 ; #TDO ; ;; 5 ; VCC_IO ; ;; 6 ; GND_INT ; ;; 7 ; iorq_n ; LVTTL/LVCMOS ;; 8 ; mreq_n ; LVTTL/LVCMOS ;; 9 ; nmi_n ; LVTTL/LVCMOS ;; 10 ; int_n ; LVTTL/LVCMOS ;; 11 ; d[7] ; LVTTL/LVCMOS ;; 12 ; d[6] ; LVTTL/LVCMOS ;; 13 ; d[5] ; LVTTL/LVCMOS ;; 14 ; d[4] ; LVTTL/LVCMOS ;; 15 ; d[3] ; LVTTL/LVCMOS ;; 16 ; d[2] ; LVTTL/LVCMOS ;; 17 ; d[1] ; LVTTL/LVCMOS ;; 18 ; d[0] ; LVTTL/LVCMOS ;; 19 ; a[15] ; LVTTL/LVCMOS ;; 20 ; GND_INT ; ;; 21 ; VCC_INT ; ;; 22 ; VCC_IO ; ;; 23 ; GND_INT ; ;; 24 ; a[14] ; LVTTL/LVCMOS ;; 25 ; a[13] ; LVTTL/LVCMOS ;; 26 ; a[12] ; LVTTL/LVCMOS ;; 27 ; a[11] ; LVTTL/LVCMOS ;; 28 ; a[10] ; LVTTL/LVCMOS ;; 29 ; a[9] ; LVTTL/LVCMOS ;; 30 ; a[8] ; LVTTL/LVCMOS ;; 31 ; a[7] ; LVTTL/LVCMOS ;; 32 ; GND_INT ; ;; 33 ; VCC_INT ; ;; 34 ; VCC_IO ; ;; 35 ; GND_INT ; ;; 36 ; a[6] ; LVTTL/LVCMOS ;; 37 ; a[5] ; LVTTL/LVCMOS ;; 38 ; a[4] ; LVTTL/LVCMOS ;; 39 ; a[3] ; LVTTL/LVCMOS ;; 40 ; a[2] ; LVTTL/LVCMOS ;; 41 ; a[1] ; LVTTL/LVCMOS ;; 42 ; VCC_IO ; ;; 43 ; GND_INT ; ;; 44 ; a[0] ; LVTTL/LVCMOS ;; 45 ; vg_cs_n ; LVTTL/LVCMOS ;; 46 ; step ; LVTTL/LVCMOS ;; 47 ; vg_sl ; LVTTL/LVCMOS ;; 48 ; VCC_INT ; ;; 49 ; GND_INT ; ;; 50 ; #TMS ; ;; 51 ; #TRST ; ;; 52 ; ^nSTATUS ; ;; 53 ; vg_sr ; LVTTL/LVCMOS ;; 54 ; vg_res_n ; LVTTL/LVCMOS ;; 55 ; vg_hrdy ; LVTTL/LVCMOS ;; 56 ; vg_clk ; LVTTL/LVCMOS ;; 57 ; vg_rclk ; LVTTL/LVCMOS ;; 58 ; vg_rawr ; LVTTL/LVCMOS ;; 59 ; GND_INT ; ;; 60 ; vg_tr43 ; LVTTL/LVCMOS ;; 61 ; vg_wd ; LVTTL/LVCMOS ;; 62 ; vg_wf_de ; LVTTL/LVCMOS ;; 63 ; vg_drq ; LVTTL/LVCMOS ;; 64 ; vg_irq ; LVTTL/LVCMOS ;; 65 ; vg_side ; LVTTL/LVCMOS ;; 66 ; VCC_IO ; ;; 67 ; vg_wrd ; LVTTL/LVCMOS ;; 68 ; rdat_b_n ; LVTTL/LVCMOS ;; 69 ; vg_a[0] ; LVTTL/LVCMOS ;; 70 ; vg_a[1] ; LVTTL/LVCMOS ;; 71 ; ide_d[8] ; LVTTL/LVCMOS ;; 72 ; VCC_INT ; ;; 73 ; ide_d[7] ; LVTTL/LVCMOS ;; 74 ; ide_d[9] ; LVTTL/LVCMOS ;; 75 ; ide_d[6] ; LVTTL/LVCMOS ;; 76 ; GND_INT ; ;; 77 ; VCC_CKLK ; ;; 78 ; iorqge1 ; LVTTL/LVCMOS ;; 79 ; clkz_in ; LVTTL/LVCMOS ;; 80 ; iorqge2 ; LVTTL/LVCMOS ;; 81 ; GND_CKLK ; ;; 82 ; GND_INT ; ;; 83 ; ide_d[10] ; LVTTL/LVCMOS ;; 84 ; VCC_IO ; ;; 85 ; ide_d[5] ; LVTTL/LVCMOS ;; 86 ; ide_d[11] ; LVTTL/LVCMOS ;; 87 ; ide_d[4] ; LVTTL/LVCMOS ;; 88 ; ide_d[12] ; LVTTL/LVCMOS ;; 89 ; ide_d[3] ; LVTTL/LVCMOS ;; 90 ; ide_d[13] ; LVTTL/LVCMOS ;; 91 ; VCC_INT ; ;; 92 ; ide_d[2] ; LVTTL/LVCMOS ;; 93 ; ide_d[14] ; LVTTL/LVCMOS ;; 94 ; ide_d[1] ; LVTTL/LVCMOS ;; 95 ; ide_d[15] ; LVTTL/LVCMOS ;; 96 ; ide_d[0] ; LVTTL/LVCMOS ;; 97 ; ide_dir ; LVTTL/LVCMOS ;; 98 ; VCC_IO ; ;; 99 ; ide_rdy ; LVTTL/LVCMOS ;; 100 ; ide_wr_n ; LVTTL/LVCMOS ;; 101 ; ide_rd_n ; LVTTL/LVCMOS ;; 102 ; ide_rs_n ; LVTTL/LVCMOS ;; 103 ; ide_a[1] ; LVTTL/LVCMOS ;; 104 ; ide_a[0] ; LVTTL/LVCMOS ;; 105 ; ^nCONFIG ; ;; 106 ; VCC_INT ; ;; 107 ; ^MSEL1 ; ;; 108 ; ^MSEL0 ; ;; 109 ; GND_INT ; ;; 110 ; VCC_IO ; ;; 111 ; ide_a[2] ; LVTTL/LVCMOS ;; 112 ; ide_cs1_n ; LVTTL/LVCMOS ;; 113 ; ide_cs0_n ; LVTTL/LVCMOS ;; 114 ; sdclk ; LVTTL/LVCMOS ;; 115 ; sddi ; LVTTL/LVCMOS ;; 116 ; sddo ; LVTTL/LVCMOS ;; 117 ; GND_INT ; ;; 118 ; VCC_IO ; ;; 119 ; sdcs_n ; LVTTL/LVCMOS ;; 120 ; vvsync ; LVTTL/LVCMOS ;; 121 ; vhsync ; LVTTL/LVCMOS ;; 122 ; vcsync ; LVTTL/LVCMOS ;; 123 ; GND_INT ; ;; 124 ; VCC_INT ; ;; 125 ; vblu[0] ; LVTTL/LVCMOS ;; 126 ; vblu[1] ; LVTTL/LVCMOS ;; 127 ; vgrn[0] ; LVTTL/LVCMOS ;; 128 ; vgrn[1] ; LVTTL/LVCMOS ;; 129 ; GND_INT ; ;; 130 ; VCC_INT ; ;; 131 ; vred[0] ; LVTTL/LVCMOS ;; 132 ; vred[1] ; LVTTL/LVCMOS ;; 133 ; beep ; LVTTL/LVCMOS ;; 134 ; ay_clk ; LVTTL/LVCMOS ;; 135 ; ay_bdir ; LVTTL/LVCMOS ;; 136 ; ay_bc1 ; LVTTL/LVCMOS ;; 137 ; GND_INT ; ;; 138 ; VCC_IO ; ;; 139 ; clkz_out ; LVTTL/LVCMOS ;; 140 ; wr_n ; LVTTL/LVCMOS ;; 141 ; rd_n ; LVTTL/LVCMOS ;; 142 ; res ; LVTTL/LVCMOS ;; 143 ; wait_n ; LVTTL/LVCMOS ;; 144 ; m1_n ; LVTTL/LVCMOS ;; 145 ; GND_INT ; ;; 146 ; VCC_IO ; ;; 147 ; rfsh_n ; LVTTL/LVCMOS ;; 148 ; iorq1_n ; LVTTL/LVCMOS ;; 149 ; iorq2_n ; LVTTL/LVCMOS ;; 150 ; csrom ; LVTTL/LVCMOS ;; 151 ; GND_INT ; ;; 152 ; VCC_INT ; ;; 153 ; #TDI ; ;; 154 ; ^nCE ; ;; 155 ; ^DCLK ; ;; 156 ; ^DATA0 ; ;; 157 ; spido ; LVTTL/LVCMOS ;; 158 ; spidi ; LVTTL/LVCMOS ;; 159 ; spiint_n ; LVTTL/LVCMOS ;; 160 ; dos_n ; LVTTL/LVCMOS ;; 161 ; rompg0_n ; LVTTL/LVCMOS ;; 162 ; rompg4 ; LVTTL/LVCMOS ;; 163 ; rompg3 ; LVTTL/LVCMOS ;; 164 ; rompg2 ; LVTTL/LVCMOS ;; 165 ; VCC_IO ; ;; 166 ; romwe_n ; LVTTL/LVCMOS ;; 167 ; romoe_n ; LVTTL/LVCMOS ;; 168 ; rras1_n ; LVTTL/LVCMOS ;; 169 ; ra[4] ; LVTTL/LVCMOS ;; 170 ; ra[3] ; LVTTL/LVCMOS ;; 171 ; GND_INT ; ;; 172 ; ra[5] ; LVTTL/LVCMOS ;; 173 ; ra[2] ; LVTTL/LVCMOS ;; 174 ; ra[6] ; LVTTL/LVCMOS ;; 175 ; ra[1] ; LVTTL/LVCMOS ;; 176 ; ra[7] ; LVTTL/LVCMOS ;; 177 ; ra[0] ; LVTTL/LVCMOS ;; 178 ; VCC_IO ; ;; 179 ; ra[8] ; LVTTL/LVCMOS ;; 180 ; ra[9] ; LVTTL/LVCMOS ;; 181 ; GND_INT ; ;; 182 ; spics_n ; LVTTL/LVCMOS ;; 183 ; fclk ; LVTTL/LVCMOS ;; 184 ; spick ; LVTTL/LVCMOS ;; 185 ; VCC_INT ; ;; 186 ; rucas_n ; LVTTL/LVCMOS ;; 187 ; rwe_n ; LVTTL/LVCMOS ;; 188 ; GND_INT ; ;; 189 ; rlcas_n ; LVTTL/LVCMOS ;; 190 ; rras0_n ; LVTTL/LVCMOS ;; 191 ; rd[8] ; LVTTL/LVCMOS ;; 192 ; rd[7] ; LVTTL/LVCMOS ;; 193 ; rd[9] ; LVTTL/LVCMOS ;; 194 ; VCC_IO ; ;; 195 ; rd[6] ; LVTTL/LVCMOS ;; 196 ; rd[10] ; LVTTL/LVCMOS ;; 197 ; rd[5] ; LVTTL/LVCMOS ;; 198 ; rd[11] ; LVTTL/LVCMOS ;; 199 ; rd[4] ; LVTTL/LVCMOS ;; 200 ; rd[12] ; LVTTL/LVCMOS ;; 201 ; VCC_INT ; ;; 202 ; rd[3] ; LVTTL/LVCMOS ;; 203 ; rd[13] ; LVTTL/LVCMOS ;; 204 ; rd[2] ; LVTTL/LVCMOS ;; 205 ; rd[14] ; LVTTL/LVCMOS ;; 206 ; rd[1] ; LVTTL/LVCMOS ;; 207 ; rd[15] ; LVTTL/LVCMOS ;; 208 ; rd[0] ; LVTTL/LVCMOS ;+-------+------------+--------------++--------------------------------------------------------------------------------------+; Control Signals ;+---------------------+---------+---------+-----------------------------+--------------+; Name ; Pin # ; Fan-Out ; Usage ; Global Usage ;+---------------------+---------+---------+-----------------------------+--------------+; Equal0~1 ; LC1_I13 ; 19 ; Clock enable ; Non-global ;; hcharcount~16 ; LC3_I2 ; 7 ; Clock enable ; Non-global ;; fclk ; 183 ; 106 ; Clock ; Pin ;; flash_oe ; LC1_H8 ; 9 ; Output enable ; Non-global ;; scr_wren_c ; LC8_H20 ; 8 ; Write enable ; Non-global ;; spics_n ; 182 ; 14 ; Clock enable / Async. clear ; Pin ;; indata[0]~8 ; LC7_H33 ; 8 ; Clock enable ; Non-global ;; spick ; 184 ; 20 ; Clock ; Pin ;; always1~5 ; LC2_I13 ; 17 ; Clock enable ; Non-global ;; flash_addr[0]~19 ; LC1_H12 ; 8 ; Clock enable ; Non-global ;; flash_cs~1 ; LC3_H12 ; 3 ; Clock enable ; Non-global ;; flash_data_out[0]~8 ; LC3_H6 ; 8 ; Clock enable ; Non-global ;; scr_char~21 ; LC6_H11 ; 8 ; Clock enable ; Non-global ;; flash_addr[8]~22 ; LC4_H12 ; 8 ; Clock enable ; Non-global ;; flash_addr[16]~23 ; LC2_H12 ; 3 ; Clock enable ; Non-global ;; Equal19~1 ; LC5_H11 ; 11 ; Clock enable ; Non-global ;; scr_tv_mode~4 ; LC8_H2 ; 1 ; Clock enable ; Non-global ;+---------------------+---------+---------+-----------------------------+--------------++------------------------------------+; Global & Other Fast Signals ;+---------+-------+---------+--------+; Name ; Pin # ; Fan-Out ; Global ;+---------+-------+---------+--------+; fclk ; 183 ; 106 ; yes ;; spics_n ; 182 ; 14 ; yes ;; spick ; 184 ; 20 ; yes ;+---------+-------+---------+--------++---------------------------------------------+; Carry Chains ;+--------------------+------------------------+; Carry Chain Length ; Number of Carry Chains ;+--------------------+------------------------+; 0 ; 0 ;; 1 ; 0 ;; 2 ; 0 ;; 3 ; 0 ;; 4 ; 0 ;; 5 ; 2 ;; 6 ; 1 ;; 7 ; 0 ;; 8 ; 0 ;; 9 ; 1 ;; 10 ; 2 ;+--------------------+------------------------++----------------+; Cascade Chains ;+--------+-------+; Length ; Count ;+--------+-------+; 2 ; 2 ;+--------+-------++------------------------------------------------------------------------------------------------+; Embedded Cells ;+--------+------------------------------------------------------------------------+------+-------+; Cell # ; Name ; Mode ; Turbo ;+--------+------------------------------------------------------------------------+------+-------+; EC2_H ; lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[0] ; RAM ; Off ;; EC2_I ; lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[1] ; RAM ; Off ;; EC9_I ; lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[2] ; RAM ; Off ;; EC1_I ; lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[3] ; RAM ; Off ;; EC1_H ; lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[5] ; RAM ; Off ;; EC9_H ; lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[4] ; RAM ; Off ;; EC10_H ; lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[6] ; RAM ; Off ;; EC9_F ; lpm_rom0:chargen|lpm_rom:lpm_rom_component|altrom:srom|q[2] ; RAM ; Off ;; EC10_F ; lpm_rom0:chargen|lpm_rom:lpm_rom_component|altrom:srom|q[1] ; RAM ; Off ;; EC2_F ; lpm_rom0:chargen|lpm_rom:lpm_rom_component|altrom:srom|q[6] ; RAM ; Off ;; EC1_F ; lpm_rom0:chargen|lpm_rom:lpm_rom_component|altrom:srom|q[4] ; RAM ; Off ;; EC9_G ; lpm_rom0:chargen|lpm_rom:lpm_rom_component|altrom:srom|q[0] ; RAM ; Off ;; EC10_G ; lpm_rom0:chargen|lpm_rom:lpm_rom_component|altrom:srom|q[3] ; RAM ; Off ;; EC1_G ; lpm_rom0:chargen|lpm_rom:lpm_rom_component|altrom:srom|q[7] ; RAM ; Off ;; EC2_G ; lpm_rom0:chargen|lpm_rom:lpm_rom_component|altrom:srom|q[5] ; RAM ; Off ;+--------+------------------------------------------------------------------------+------+-------++--------------------------------------------------------------------------------------------+; Non-Global High Fan-Out Signals ;+----------------------------------------------------------------------------------+---------+; Name ; Fan-Out ;+----------------------------------------------------------------------------------+---------+; Equal0~2 ; 19 ;; always1~14 ; 17 ;; Decoder0~2 ; 14 ;; lpm_add_sub:Add9|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; 11 ;; Equal19~2 ; 11 ;; vcharline[0]~15 ; 11 ;; vcharline[2]~17 ; 10 ;; scr_addr~76 ; 10 ;; vcharline[1]~16 ; 10 ;; indata[0]~16 ; 10 ;; lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT ; 9 ;; scr_addr[1]~78 ; 9 ;; scr_addr~88 ; 9 ;; scr_addr[8]~85 ; 9 ;; scr_addr[7]~84 ; 9 ;; scr_addr[9]~86 ; 9 ;; scr_addr[5]~82 ; 9 ;; scr_addr[4]~81 ; 9 ;; Equal17~3 ; 9 ;; scr_addr[2]~79 ; 9 ;; scr_addr[3]~80 ; 9 ;; scr_addr[6]~83 ; 9 ;; flash_oe~2 ; 9 ;; indata[1]~17 ; 9 ;; hcount[1]~34 ; 8 ;; hcount[2]~35 ; 8 ;; lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[5]~COUT ; 8 ;; lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[2]~COUT ; 8 ;; lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[3]~COUT ; 8 ;; lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node|cs_buffer[4]~COUT ; 8 ;; vblank~6 ; 8 ;; lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[6] ; 8 ;; lpm_counter:hcharcount_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[3]~COUT ; 8 ;; lpm_counter:hcharcount_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[4]~COUT ; 8 ;; lpm_counter:hcharcount_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[1]~COUT ; 8 ;; lpm_counter:hcharcount_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT ; 8 ;; lpm_counter:hcharcount_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[0]~COUT ; 8 ;; spicsn_resync[0]~2 ; 8 ;; lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[4] ; 8 ;; flash_addr[8]~65 ; 8 ;; lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[5] ; 8 ;; flash_data_out[0]~25 ; 8 ;; scr_char~36 ; 8 ;; lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[0] ; 8 ;; lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[2] ; 8 ;; lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[3] ; 8 ;; lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[1] ; 8 ;; flash_addr[0]~62 ; 8 ;; scr_wren_c~5 ; 8 ;; scr_tv_mode~8 ; 8 ;+----------------------------------------------------------------------------------+---------++------------------------------------------------------------------------------------------------------+; Peripheral Signals ;+-------------------+---------+---------------+-----------------+---------------------------+----------+; Peripheral Signal ; Source ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;+-------------------+---------+---------------+-----------------+---------------------------+----------+; Equal0~1 ; LC1_I13 ; Clock enable ; no ; yes ; +ve ;; fclk ; 183 ; Clock ; yes ; no ; +ve ;; flash_oe ; LC1_H8 ; Output enable ; no ; yes ; -ve ;+-------------------+---------+---------------+-----------------+---------------------------+----------++-------------------------------------------+; LAB ;+--------------------------+----------------+; Number of Logic Elements ; Number of LABs ;+--------------------------+----------------+; 0 ; 316 ;; 1 ; 10 ;; 2 ; 3 ;; 3 ; 1 ;; 4 ; 0 ;; 5 ; 3 ;; 6 ; 0 ;; 7 ; 9 ;; 8 ; 18 ;+--------------------------+----------------++----------------------------------------------+; Local Routing Interconnect ;+-----------------------------+----------------+; Local Routing Interconnects ; Number of LABs ;+-----------------------------+----------------+; 0 ; 331 ;; 1 ; 4 ;; 2 ; 2 ;; 3 ; 3 ;; 4 ; 3 ;; 5 ; 5 ;; 6 ; 8 ;; 7 ; 3 ;; 8 ; 1 ;+-----------------------------+----------------++---------------------------------------------+; LAB External Interconnect ;+----------------------------+----------------+; LAB External Interconnects ; Number of LABs ;+----------------------------+----------------+; 0 ; 316 ;; 1 ; 5 ;; 2 ; 8 ;; 3 ; 3 ;; 4 ; 7 ;; 5 ; 2 ;; 6 ; 4 ;; 7 ; 2 ;; 8 ; 3 ;; 9 ; 3 ;; 10 ; 3 ;; 11 ; 2 ;; 12 ; 1 ;; 13 ; 1 ;+----------------------------+----------------++-------------------------------------------------------------------------------------------+; Row Interconnect ;+-------+----------------------+-----------------------------+------------------------------+; Row ; Interconnect Used ; Left Half Interconnect Used ; Right Half Interconnect Used ;+-------+----------------------+-----------------------------+------------------------------+; A ; 20 / 144 ( 14 % ) ; 1 / 72 ( 1 % ) ; 0 / 72 ( 0 % ) ;; B ; 4 / 144 ( 3 % ) ; 0 / 72 ( 0 % ) ; 1 / 72 ( 1 % ) ;; C ; 4 / 144 ( 3 % ) ; 1 / 72 ( 1 % ) ; 2 / 72 ( 3 % ) ;; D ; 5 / 144 ( 3 % ) ; 0 / 72 ( 0 % ) ; 1 / 72 ( 1 % ) ;; E ; 4 / 144 ( 3 % ) ; 2 / 72 ( 3 % ) ; 0 / 72 ( 0 % ) ;; F ; 12 / 144 ( 8 % ) ; 3 / 72 ( 4 % ) ; 1 / 72 ( 1 % ) ;; G ; 24 / 144 ( 17 % ) ; 3 / 72 ( 4 % ) ; 3 / 72 ( 4 % ) ;; H ; 67 / 144 ( 47 % ) ; 18 / 72 ( 25 % ) ; 6 / 72 ( 8 % ) ;; I ; 56 / 144 ( 39 % ) ; 7 / 72 ( 10 % ) ; 0 / 72 ( 0 % ) ;; J ; 0 / 144 ( 0 % ) ; 2 / 72 ( 3 % ) ; 0 / 72 ( 0 % ) ;; Total ; 196 / 1440 ( 14 % ) ; 37 / 720 ( 5 % ) ; 14 / 720 ( 2 % ) ;+-------+----------------------+-----------------------------+------------------------------++----------------------------+; LAB Column Interconnect ;+-------+--------------------+; Col. ; Interconnect Used ;+-------+--------------------+; 1 ; 3 / 24 ( 13 % ) ;; 2 ; 9 / 24 ( 38 % ) ;; 3 ; 1 / 24 ( 4 % ) ;; 4 ; 5 / 24 ( 21 % ) ;; 5 ; 4 / 24 ( 17 % ) ;; 6 ; 4 / 24 ( 17 % ) ;; 7 ; 3 / 24 ( 13 % ) ;; 8 ; 3 / 24 ( 13 % ) ;; 9 ; 2 / 24 ( 8 % ) ;; 10 ; 5 / 24 ( 21 % ) ;; 11 ; 0 / 24 ( 0 % ) ;; 12 ; 0 / 24 ( 0 % ) ;; 13 ; 3 / 24 ( 13 % ) ;; 14 ; 6 / 24 ( 25 % ) ;; 15 ; 2 / 24 ( 8 % ) ;; 16 ; 8 / 24 ( 33 % ) ;; 17 ; 2 / 24 ( 8 % ) ;; 18 ; 10 / 24 ( 42 % ) ;; 19 ; 0 / 24 ( 0 % ) ;; 20 ; 1 / 24 ( 4 % ) ;; 21 ; 0 / 24 ( 0 % ) ;; 22 ; 5 / 24 ( 21 % ) ;; 23 ; 0 / 24 ( 0 % ) ;; 24 ; 0 / 24 ( 0 % ) ;; 25 ; 1 / 24 ( 4 % ) ;; 26 ; 0 / 24 ( 0 % ) ;; 27 ; 2 / 24 ( 8 % ) ;; 28 ; 1 / 24 ( 4 % ) ;; 29 ; 0 / 24 ( 0 % ) ;; 30 ; 0 / 24 ( 0 % ) ;; 31 ; 2 / 24 ( 8 % ) ;; 32 ; 0 / 24 ( 0 % ) ;; 33 ; 3 / 24 ( 13 % ) ;; 34 ; 0 / 24 ( 0 % ) ;; 35 ; 1 / 24 ( 4 % ) ;; 36 ; 2 / 24 ( 8 % ) ;; Total ; 88 / 864 ( 10 % ) ;+-------+--------------------++---------------------------+; LAB Column Interconnect ;+-------+-------------------+; Col. ; Interconnect Used ;+-------+-------------------+; 1 ; 11 / 48 ( 23 % ) ;; Total ; 11 / 48 ( 23 % ) ;+-------+-------------------++--------------------------------------------------------------+; Fitter Resource Usage Summary ;+-----------------------------------+--------------------------+; Resource ; Usage ;+-----------------------------------+--------------------------+; Total logic elements ; 241 / 2,880 ( 8 % ) ;; Registers ; 119 / 2,880 ( 4 % ) ;; Logic elements in carry chains ; 45 ;; User inserted logic elements ; 0 ;; I/O pins ; 147 / 147 ( 100 % ) ;; -- Clock pins ; 4 ;; -- Dedicated input pins ; 7 / 4 ( 175 % ) ;; Global signals ; 3 ;; EABs ; 4 / 10 ( 40 % ) ;; Total memory bits ; 15,360 / 40,960 ( 38 % ) ;; Total RAM block bits ; 16,384 / 40,960 ( 40 % ) ;; Maximum fan-out node ; fclk ;; Maximum fan-out ; 106 ;; Highest non-global fan-out signal ; Equal0~1 ;; Highest non-global fan-out ; 19 ;; Total fan-out ; 1075 ;; Average fan-out ; 2.67 ;+-----------------------------------+--------------------------++-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+; Fitter Resource Utilization by Entity ;+-----------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------+--------------+; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name ; Library Name ;+-----------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------+--------------+; |main ; 241 (194) ; 119 ; 15360 ; 147 ; 122 (86) ; 65 (65) ; 54 (43) ; 45 (2) ; 0 (0) ; |main ; work ;; |lpm_add_sub:Add2| ; 8 (0) ; 0 ; 0 ; 0 ; 8 (0) ; 0 (0) ; 0 (0) ; 8 (0) ; 0 (0) ; |main|lpm_add_sub:Add2 ; work ;; |addcore:adder| ; 8 (1) ; 0 ; 0 ; 0 ; 8 (1) ; 0 (0) ; 0 (0) ; 8 (1) ; 0 (0) ; |main|lpm_add_sub:Add2|addcore:adder ; work ;; |a_csnbuffer:result_node| ; 7 (7) ; 0 ; 0 ; 0 ; 7 (7) ; 0 (0) ; 0 (0) ; 7 (7) ; 0 (0) ; |main|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node ; work ;; |lpm_add_sub:Add5| ; 10 (0) ; 0 ; 0 ; 0 ; 10 (0) ; 0 (0) ; 0 (0) ; 10 (0) ; 0 (0) ; |main|lpm_add_sub:Add5 ; work ;; |addcore:adder| ; 10 (1) ; 0 ; 0 ; 0 ; 10 (1) ; 0 (0) ; 0 (0) ; 10 (1) ; 0 (0) ; |main|lpm_add_sub:Add5|addcore:adder ; work ;; |a_csnbuffer:result_node| ; 9 (9) ; 0 ; 0 ; 0 ; 9 (9) ; 0 (0) ; 0 (0) ; 9 (9) ; 0 (0) ; |main|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node ; work ;; |lpm_add_sub:Add6| ; 5 (0) ; 0 ; 0 ; 0 ; 5 (0) ; 0 (0) ; 0 (0) ; 5 (0) ; 0 (0) ; |main|lpm_add_sub:Add6 ; work ;; |addcore:adder| ; 5 (1) ; 0 ; 0 ; 0 ; 5 (1) ; 0 (0) ; 0 (0) ; 5 (1) ; 0 (0) ; |main|lpm_add_sub:Add6|addcore:adder ; work ;; |a_csnbuffer:result_node| ; 4 (4) ; 0 ; 0 ; 0 ; 4 (4) ; 0 (0) ; 0 (0) ; 4 (4) ; 0 (0) ; |main|lpm_add_sub:Add6|addcore:adder|a_csnbuffer:result_node ; work ;; |lpm_add_sub:Add9| ; 9 (0) ; 0 ; 0 ; 0 ; 9 (0) ; 0 (0) ; 0 (0) ; 9 (0) ; 0 (0) ; |main|lpm_add_sub:Add9 ; work ;; |addcore:adder| ; 9 (1) ; 0 ; 0 ; 0 ; 9 (1) ; 0 (0) ; 0 (0) ; 9 (1) ; 0 (0) ; |main|lpm_add_sub:Add9|addcore:adder ; work ;; |a_csnbuffer:result_node| ; 8 (8) ; 0 ; 0 ; 0 ; 8 (8) ; 0 (0) ; 0 (0) ; 8 (8) ; 0 (0) ; |main|lpm_add_sub:Add9|addcore:adder|a_csnbuffer:result_node ; work ;; |lpm_counter:hcharcount_rtl_0| ; 7 (0) ; 6 ; 0 ; 0 ; 1 (0) ; 0 (0) ; 6 (0) ; 6 (0) ; 0 (0) ; |main|lpm_counter:hcharcount_rtl_0 ; work ;; |alt_counter_f10ke:wysi_counter| ; 7 (7) ; 6 ; 0 ; 0 ; 1 (1) ; 0 (0) ; 6 (6) ; 6 (6) ; 0 (0) ; |main|lpm_counter:hcharcount_rtl_0|alt_counter_f10ke:wysi_counter ; work ;; |lpm_counter:voffset_rtl_1| ; 8 (0) ; 5 ; 0 ; 0 ; 3 (0) ; 0 (0) ; 5 (0) ; 5 (0) ; 0 (0) ; |main|lpm_counter:voffset_rtl_1 ; work ;; |alt_counter_f10ke:wysi_counter| ; 8 (8) ; 5 ; 0 ; 0 ; 3 (3) ; 0 (0) ; 5 (5) ; 5 (5) ; 0 (0) ; |main|lpm_counter:voffset_rtl_1|alt_counter_f10ke:wysi_counter ; work ;; |lpm_ram_dp0:scr_mem| ; 0 (0) ; 0 ; 7168 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |main|lpm_ram_dp0:scr_mem ; work ;; |lpm_ram_dp:lpm_ram_dp_component| ; 0 (0) ; 0 ; 7168 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |main|lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component ; work ;; |altdpram:sram| ; 0 (0) ; 0 ; 7168 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |main|lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram ; work ;; |lpm_rom0:chargen| ; 0 (0) ; 0 ; 8192 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |main|lpm_rom0:chargen ; work ;; |lpm_rom:lpm_rom_component| ; 0 (0) ; 0 ; 8192 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |main|lpm_rom0:chargen|lpm_rom:lpm_rom_component ; work ;; |altrom:srom| ; 0 (0) ; 0 ; 8192 ; 0 ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; 0 (0) ; |main|lpm_rom0:chargen|lpm_rom:lpm_rom_component|altrom:srom ; work ;+-----------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------+--------------+Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.+------------------------------------+; Delay Chain Summary ;+-----------+----------+-------------+; Name ; Pin Type ; Pad to Core ;+-----------+----------+-------------+; clkz_in ; Input ; OFF ;; iorq_n ; Input ; OFF ;; mreq_n ; Input ; OFF ;; rd_n ; Input ; OFF ;; wr_n ; Input ; OFF ;; m1_n ; Input ; OFF ;; rfsh_n ; Input ; OFF ;; int_n ; Input ; OFF ;; nmi_n ; Input ; OFF ;; wait_n ; Input ; OFF ;; iorqge1 ; Input ; OFF ;; iorqge2 ; Input ; OFF ;; rd[0] ; Input ; OFF ;; rd[1] ; Input ; OFF ;; rd[2] ; Input ; OFF ;; rd[3] ; Input ; OFF ;; rd[4] ; Input ; OFF ;; rd[5] ; Input ; OFF ;; rd[6] ; Input ; OFF ;; rd[7] ; Input ; OFF ;; rd[8] ; Input ; OFF ;; rd[9] ; Input ; OFF ;; rd[10] ; Input ; OFF ;; rd[11] ; Input ; OFF ;; rd[12] ; Input ; OFF ;; rd[13] ; Input ; OFF ;; rd[14] ; Input ; OFF ;; rd[15] ; Input ; OFF ;; ra[0] ; Input ; OFF ;; ra[1] ; Input ; OFF ;; ra[2] ; Input ; OFF ;; ra[3] ; Input ; OFF ;; ra[4] ; Input ; OFF ;; ra[5] ; Input ; OFF ;; ra[6] ; Input ; OFF ;; ra[7] ; Input ; OFF ;; ra[8] ; Input ; OFF ;; ra[9] ; Input ; OFF ;; ay_clk ; Input ; OFF ;; ide_a[0] ; Input ; OFF ;; ide_a[1] ; Input ; OFF ;; ide_a[2] ; Input ; OFF ;; ide_d[0] ; Input ; OFF ;; ide_d[1] ; Input ; OFF ;; ide_d[2] ; Input ; OFF ;; ide_d[3] ; Input ; OFF ;; ide_d[4] ; Input ; OFF ;; ide_d[5] ; Input ; OFF ;; ide_d[6] ; Input ; OFF ;; ide_d[7] ; Input ; OFF ;; ide_d[8] ; Input ; OFF ;; ide_d[9] ; Input ; OFF ;; ide_d[10] ; Input ; OFF ;; ide_d[11] ; Input ; OFF ;; ide_d[12] ; Input ; OFF ;; ide_d[13] ; Input ; OFF ;; ide_d[14] ; Input ; OFF ;; ide_d[15] ; Input ; OFF ;; ide_rdy ; Input ; OFF ;; vg_clk ; Input ; OFF ;; vg_hrdy ; Input ; OFF ;; vg_rclk ; Input ; OFF ;; vg_rawr ; Input ; OFF ;; vg_a[0] ; Input ; OFF ;; vg_a[1] ; Input ; OFF ;; vg_wrd ; Input ; OFF ;; vg_side ; Input ; OFF ;; step ; Input ; OFF ;; vg_sl ; Input ; OFF ;; vg_sr ; Input ; OFF ;; vg_tr43 ; Input ; OFF ;; rdat_b_n ; Input ; OFF ;; vg_wf_de ; Input ; OFF ;; vg_drq ; Input ; OFF ;; vg_irq ; Input ; OFF ;; vg_wd ; Input ; OFF ;; spiint_n ; Input ; ON ;; spics_n ; Input ; OFF ;; spido ; Input ; ON ;; spick ; Input ; OFF ;; sddi ; Input ; ON ;; fclk ; Input ; OFF ;; clkz_out ; Output ; OFF ;; res ; Output ; OFF ;; a[0] ; Output ; OFF ;; a[1] ; Output ; OFF ;; a[2] ; Output ; OFF ;; a[3] ; Output ; OFF ;; a[4] ; Output ; OFF ;; a[5] ; Output ; OFF ;; a[6] ; Output ; OFF ;; a[7] ; Output ; OFF ;; a[8] ; Output ; OFF ;; a[9] ; Output ; OFF ;; a[10] ; Output ; OFF ;; a[11] ; Output ; OFF ;; a[12] ; Output ; OFF ;; a[13] ; Output ; OFF ;; a[14] ; Output ; OFF ;; a[15] ; Output ; OFF ;; csrom ; Output ; OFF ;; romoe_n ; Output ; OFF ;; romwe_n ; Output ; OFF ;; rompg0_n ; Output ; OFF ;; dos_n ; Output ; OFF ;; rompg2 ; Output ; OFF ;; rompg3 ; Output ; OFF ;; rompg4 ; Output ; OFF ;; iorq1_n ; Output ; OFF ;; iorq2_n ; Output ; OFF ;; rwe_n ; Output ; OFF ;; rucas_n ; Output ; OFF ;; rlcas_n ; Output ; OFF ;; rras0_n ; Output ; OFF ;; rras1_n ; Output ; OFF ;; vred[0] ; Output ; OFF ;; vred[1] ; Output ; OFF ;; vgrn[0] ; Output ; OFF ;; vgrn[1] ; Output ; OFF ;; vblu[0] ; Output ; OFF ;; vblu[1] ; Output ; OFF ;; vhsync ; Output ; OFF ;; vvsync ; Output ; OFF ;; vcsync ; Output ; OFF ;; ay_bdir ; Output ; OFF ;; ay_bc1 ; Output ; OFF ;; beep ; Output ; OFF ;; ide_dir ; Output ; OFF ;; ide_cs0_n ; Output ; OFF ;; ide_cs1_n ; Output ; OFF ;; ide_rs_n ; Output ; OFF ;; ide_rd_n ; Output ; OFF ;; ide_wr_n ; Output ; OFF ;; vg_cs_n ; Output ; OFF ;; vg_res_n ; Output ; OFF ;; sdcs_n ; Output ; OFF ;; sddo ; Output ; OFF ;; sdclk ; Output ; OFF ;; spidi ; Output ; OFF ;; d[0] ; Bidir ; ON ;; d[1] ; Bidir ; ON ;; d[2] ; Bidir ; ON ;; d[3] ; Bidir ; ON ;; d[4] ; Bidir ; ON ;; d[5] ; Bidir ; ON ;; d[6] ; Bidir ; ON ;; d[7] ; Bidir ; ON ;+-----------+----------+-------------++----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+; Fitter RAM Summary ;+---------------------------------------------------------------------------+-----------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+-------------+--------------+; Name ; Mode ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; EABs ; MIF ; Location ;+---------------------------------------------------------------------------+-----------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+-------------+--------------+; lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|content ; Dual Port ; 1024 ; 7 ; 1024 ; 7 ; no ; no ; no ; no ; 7168 ; 2 ; none ; ESB_H, ESB_I ;; lpm_rom0:chargen|lpm_rom:lpm_rom_component|altrom:srom|content ; ROM ; 1024 ; 8 ; -- ; -- ; no ; no ; -- ; -- ; 8192 ; 2 ; ZX_FONT.HEX ; ESB_F, ESB_G ;+---------------------------------------------------------------------------+-----------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+-------------+--------------+Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.+--------------+; Pin-Out File ;+--------------+The pin-out file can be found in C:/Documents and Settings/Ewgeny7/Ðàáî÷èé ñòîë/ScorpEvo_6/flasher/fpga/main.pin.+-----------------+; Fitter Messages ;+-----------------+Info: *******************************************************************Info: Running Quartus II FitterInfo: Version 9.0 Build 132 02/25/2009 SJ Full VersionInfo: Processing started: Mon Nov 14 18:42:00 2011Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off fpga -c mainInfo: Parallel compilation is enabled and will use 2 of the 2 processors detectedInfo: Selected device EP1K50QC208-3 for design "main"Info: Design contains non-registered write enable "lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[0]". Random data may be written to it during initialization.Info: Design contains non-registered write enable "lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[1]". Random data may be written to it during initialization.Info: Design contains non-registered write enable "lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[2]". Random data may be written to it during initialization.Info: Design contains non-registered write enable "lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[3]". Random data may be written to it during initialization.Info: Design contains non-registered write enable "lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[4]". Random data may be written to it during initialization.Info: Design contains non-registered write enable "lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[5]". Random data may be written to it during initialization.Info: Design contains non-registered write enable "lpm_ram_dp0:scr_mem|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|q[6]". Random data may be written to it during initialization.Info: Fitter is using the Classic Timing AnalyzerInfo: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirementsInfo: Inserted 6 logic cells in first fitting attemptInfo: Started fitting attempt 1 on Mon Nov 14 2011 at 18:42:02Info: Fitter placement preparation operations beginningInfo: Fitter placement preparation operations ending: elapsed time is 00:00:00Info: Fitter placement operations beginningInfo: Fitter placement operations ending: elapsed time is 00:00:01Info: Fitter routing operations beginningInfo: Fitter routing operations ending: elapsed time is 00:00:00Info: Quartus II Fitter was successful. 0 errors, 0 warningsInfo: Peak virtual memory: 180 megabytesInfo: Processing ended: Mon Nov 14 18:42:05 2011Info: Elapsed time: 00:00:05Info: Total CPU time (on all processors): 00:00:03