Subversion Repositories pentevo

Rev

Blame | Last modification | View Log | Download | RSS feed | ?url?

  1.         cpu     96c141
  2.         page    0
  3.         maxmode on
  4.  
  5.         ; ordinary case with dest=reg and src=mem:
  6.         ; operand & default autoinc/dec amount is given by register
  7.  
  8.         ;  8 bit:
  9.  
  10.         LD      A,(XBC+)        ; hex = C5 E4 21
  11.         LD      A,(XBC+:1)
  12.         LD      A,(XBC++1)
  13.         LD      A,(XBC+:2)      ; disassembler 1 : hex = C5 E5 21
  14.         LD      A,(XBC++2)      ; disassembler 2 : hex = C5 E5 21
  15.         LD      A,(XBC+:4)      ; hex = C5 E6 21
  16.         LD      A,(XBC++4)      ; hex = C5 E6 21
  17.  
  18.         LD      A,(-XBC)        ; equal to 1--
  19.         LD      A,(-XBC:1)
  20.         LD      A,(1--XBC)
  21.         LD      A,(-XBC:2)
  22.         LD      A,(2--XBC)
  23.         LD      A,(-XBC:4)
  24.         LD      A,(4--XBC)
  25.  
  26.         ; 16 bit:
  27.  
  28.         LD      WA,(XBC+)       ; equal to ++2
  29.         LD      WA,(XBC+:1)
  30.         LD      WA,(XBC++1)
  31.         LD      WA,(XBC+:2)
  32.         LD      WA,(XBC++2)
  33.         LD      WA,(XBC+:4)
  34.         LD      WA,(XBC++4)
  35.  
  36.         LD      WA,(-XBC)       ; equal to 2--
  37.         LD      WA,(-XBC:1)
  38.         LD      WA,(1--XBC)
  39.         LD      WA,(-XBC:2)
  40.         LD      WA,(2--XBC)
  41.         LD      WA,(-XBC:4)
  42.         LD      WA,(4--XBC)
  43.  
  44.         ; 32 bit:
  45.  
  46.         LD      XWA,(XBC+)      ; equal to ++4
  47.         LD      XWA,(XBC+:1)
  48.         LD      XWA,(XBC++1)
  49.         LD      XWA,(XBC+:2)
  50.         LD      XWA,(XBC++2)
  51.         LD      XWA,(XBC+:4)
  52.         LD      XWA,(XBC++4)
  53.  
  54.         LD      XWA,(-XBC)      ; equal to 4--
  55.         LD      XWA,(-XBC:1)
  56.         LD      XWA,(1--XBC)
  57.         LD      XWA,(-XBC:2)
  58.         LD      XWA,(2--XBC)
  59.         LD      XWA,(-XBC:4)
  60.         LD      XWA,(4--XBC)
  61.  
  62.         ; reverse case dest=mem and src=reg:
  63.         ; operand size & autoinc/dec default amount is given by src register
  64.         ; if inc/dec amount no specified explicitly, fixed up later after
  65.         ; src register has been parsed
  66.  
  67.         ;  8 bit:
  68.  
  69.         LD      (XBC+),A
  70.         LD      (XBC+:1),A
  71.         LD      (XBC++1),A
  72.         LD      (XBC+:2),A
  73.         LD      (XBC++2),A
  74.         LD      (XBC+:4),A
  75.         LD      (XBC++4),A
  76.  
  77.         LD      (-XBC),A
  78.         LD      (-XBC:1),A
  79.         LD      (1--XBC),A
  80.         LD      (-XBC:2),A
  81.         LD      (2--XBC),A
  82.         LD      (-XBC:4),A
  83.         LD      (4--XBC),A
  84.  
  85.         ;  16 bit:
  86.  
  87.         LD      (XBC+),WA
  88.         LD      (XBC+:1),WA
  89.         LD      (XBC++1),WA
  90.         LD      (XBC+:2),WA
  91.         LD      (XBC++2),WA
  92.         LD      (XBC+:4),WA
  93.         LD      (XBC++4),WA
  94.  
  95.         LD      (-XBC),WA
  96.         LD      (-XBC:1),WA
  97.         LD      (1--XBC),WA
  98.         LD      (-XBC:2),WA
  99.         LD      (2--XBC),WA
  100.         LD      (-XBC:4),WA
  101.         LD      (4--XBC),WA
  102.  
  103.         ;  32 bit:
  104.  
  105.         LD      (XBC+),XWA
  106.         LD      (XBC+:1),XWA
  107.         LD      (XBC++1),XWA
  108.         LD      (XBC+:2),XWA
  109.         LD      (XBC++2),XWA
  110.         LD      (XBC+:4),XWA
  111.         LD      (XBC++4),XWA
  112.  
  113.         LD      (-XBC),XWA
  114.         LD      (-XBC:1),XWA
  115.         LD      (1--XBC),XWA
  116.         LD      (-XBC:2),XWA
  117.         LD      (2--XBC),XWA
  118.         LD      (-XBC:4),XWA
  119.         LD      (4--XBC),XWA
  120.  
  121.         ; LDA case: in principle, the "operand size" is unknown, since
  122.         ; no actual data transfer takes place.  However, we assume 16/32 bits,
  123.         ; deduced from the 16/32 bit destination register taking the effective address
  124.  
  125.         LDA     XWA,XSP
  126.         LDA     XWA,(XSP)
  127.         LDA     XIX,XIY+33h
  128.         LDA     XIX,(XIY+33h)
  129.         LDA     XIX,XIY+
  130.         LDA     XIX,(XIY+)
  131.         LDA     XIX,XIY+:1
  132.         LDA     XIX,(XIY+:1)
  133.         LDA     XIX,XIY++1
  134.         LDA     XIX,(XIY++1)
  135.         LDA     XIX,XIY+:2
  136.         LDA     XIX,(XIY+:2)
  137.         LDA     XIX,XIY++2
  138.         LDA     XIX,(XIY++2)
  139.         LDA     XIX,XIY+:4
  140.         LDA     XIX,(XIY+:4)
  141.         LDA     XIX,XIY++4
  142.         LDA     XIX,(XIY++4)
  143.         LDA     XIX,-XIY
  144.         LDA     XIX,(-XIY)
  145.         LDA     XIX,-XIY:1
  146.         LDA     XIX,(-XIY:1)
  147.         LDA     XIX,1--XIY
  148.         LDA     XIX,(1--XIY)
  149.         LDA     XIX,-XIY:2
  150.         LDA     XIX,(-XIY:2)
  151.         LDA     XIX,2--XIY
  152.         LDA     XIX,(2--XIY)
  153.         LDA     XIX,-XIY:4
  154.         LDA     XIX,(-XIY:4)
  155.         LDA     XIX,4--XIY
  156.         LDA     XIX,(4--XIY)
  157.