Blame | Last modification | View Log | Download | RSS feed | ?url?
-- Copyright (C) 1991-2009 Altera Corporation-- Your use of Altera Corporation's design tools, logic functions-- and other software and tools, and its AMPP partner logic-- functions, and any output files from any of the foregoing-- (including device programming or simulation files), and any-- associated documentation or information are expressly subject-- to the terms and conditions of the Altera Program License-- Subscription Agreement, Altera MegaCore Function License-- Agreement, or other applicable license agreement, including,-- without limitation, that your use is for the sole purpose of-- programming logic devices manufactured by Altera and sold by-- Altera or its authorized distributors. Please refer to the-- applicable agreement for further details.---- This is a Quartus II output file. It is for reporting purposes only, and is-- not intended for use as a Quartus II input file. This file cannot be used-- to make Quartus II pin assignments - for instructions on how to make pin-- assignments, please see Quartus II help.-------------------------------------------------------------------------------------------------------------------------------------------------------------- NC : No Connect. This pin has no internal connection to the device.-- VCC_INT : Dedicated power pin, which MUST be connected to VCC (2.5V).-- VCC_IO : Dedicated power pin, which MUST be connected to VCC (Refer to-- the table below for voltage).-- GND : Dedicated ground pin, which MUST be connected to GND.-- GND+ : Unused input. This pin should be connected to GND. It may also-- be connected to a valid signal on the board (low, high, or-- toggling) if that signal is required for a different revision-- of the design.-- GND* : Unused I/O pin. This pin can either be left unconnected or-- connected to GND. Connecting this pin to GND will improve the-- device's immunity to noise.-- RESERVED_INPUT : Pin is tri-stated and should be connected to the board.------------------------------------------------------------------------------File Generation Date & Time: Mon Nov 14 18:42:05 2011Quartus II Version 9.0 Build 132 02/25/2009 SJ Full VersionCHIP "main" ASSIGNED TO AN: EP1K50QC208-3Pin Name/Usage : Location : Dir. : I/O Standard : Voltage : I/O Bank : User Assignment-------------------------------------------------------------------------------------------------------------TCK : 1 : input : : : :CONF_DONE : 2 : bidir : : : :nCEO : 3 : output : : : :TDO : 4 : output : : : :VCC_IO : 5 : power : : 3.3V : :GND_INT : 6 : gnd : : : :iorq_n : 7 : input : LVTTL/LVCMOS : : : Ymreq_n : 8 : input : LVTTL/LVCMOS : : : Ynmi_n : 9 : input : LVTTL/LVCMOS : : : Yint_n : 10 : input : LVTTL/LVCMOS : : : Yd[7] : 11 : bidir : LVTTL/LVCMOS : : : Yd[6] : 12 : bidir : LVTTL/LVCMOS : : : Yd[5] : 13 : bidir : LVTTL/LVCMOS : : : Yd[4] : 14 : bidir : LVTTL/LVCMOS : : : Yd[3] : 15 : bidir : LVTTL/LVCMOS : : : Yd[2] : 16 : bidir : LVTTL/LVCMOS : : : Yd[1] : 17 : bidir : LVTTL/LVCMOS : : : Yd[0] : 18 : bidir : LVTTL/LVCMOS : : : Ya[15] : 19 : output : LVTTL/LVCMOS : : : YGND_INT : 20 : gnd : : : :VCC_INT : 21 : power : : 2.5V : :VCC_IO : 22 : power : : 3.3V : :GND_INT : 23 : gnd : : : :a[14] : 24 : output : LVTTL/LVCMOS : : : Ya[13] : 25 : output : LVTTL/LVCMOS : : : Ya[12] : 26 : output : LVTTL/LVCMOS : : : Ya[11] : 27 : output : LVTTL/LVCMOS : : : Ya[10] : 28 : output : LVTTL/LVCMOS : : : Ya[9] : 29 : output : LVTTL/LVCMOS : : : Ya[8] : 30 : output : LVTTL/LVCMOS : : : Ya[7] : 31 : output : LVTTL/LVCMOS : : : YGND_INT : 32 : gnd : : : :VCC_INT : 33 : power : : 2.5V : :VCC_IO : 34 : power : : 3.3V : :GND_INT : 35 : gnd : : : :a[6] : 36 : output : LVTTL/LVCMOS : : : Ya[5] : 37 : output : LVTTL/LVCMOS : : : Ya[4] : 38 : output : LVTTL/LVCMOS : : : Ya[3] : 39 : output : LVTTL/LVCMOS : : : Ya[2] : 40 : output : LVTTL/LVCMOS : : : Ya[1] : 41 : output : LVTTL/LVCMOS : : : YVCC_IO : 42 : power : : 3.3V : :GND_INT : 43 : gnd : : : :a[0] : 44 : output : LVTTL/LVCMOS : : : Yvg_cs_n : 45 : output : LVTTL/LVCMOS : : : Ystep : 46 : input : LVTTL/LVCMOS : : : Yvg_sl : 47 : input : LVTTL/LVCMOS : : : YVCC_INT : 48 : power : : 2.5V : :GND_INT : 49 : gnd : : : :TMS : 50 : input : : : :TRST : 51 : input : : : :nSTATUS : 52 : bidir : : : :vg_sr : 53 : input : LVTTL/LVCMOS : : : Yvg_res_n : 54 : output : LVTTL/LVCMOS : : : Yvg_hrdy : 55 : input : LVTTL/LVCMOS : : : Yvg_clk : 56 : input : LVTTL/LVCMOS : : : Yvg_rclk : 57 : input : LVTTL/LVCMOS : : : Yvg_rawr : 58 : input : LVTTL/LVCMOS : : : YGND_INT : 59 : gnd : : : :vg_tr43 : 60 : input : LVTTL/LVCMOS : : : Yvg_wd : 61 : input : LVTTL/LVCMOS : : : Yvg_wf_de : 62 : input : LVTTL/LVCMOS : : : Yvg_drq : 63 : input : LVTTL/LVCMOS : : : Yvg_irq : 64 : input : LVTTL/LVCMOS : : : Yvg_side : 65 : input : LVTTL/LVCMOS : : : YVCC_IO : 66 : power : : 3.3V : :vg_wrd : 67 : input : LVTTL/LVCMOS : : : Yrdat_b_n : 68 : input : LVTTL/LVCMOS : : : Yvg_a[0] : 69 : input : LVTTL/LVCMOS : : : Yvg_a[1] : 70 : input : LVTTL/LVCMOS : : : Yide_d[8] : 71 : input : LVTTL/LVCMOS : : : YVCC_INT : 72 : power : : 2.5V : :ide_d[7] : 73 : input : LVTTL/LVCMOS : : : Yide_d[9] : 74 : input : LVTTL/LVCMOS : : : Yide_d[6] : 75 : input : LVTTL/LVCMOS : : : YGND_INT : 76 : gnd : : : :VCC_CKLK : 77 : power : : 2.5V : :iorqge1 : 78 : input : LVTTL/LVCMOS : : : Yclkz_in : 79 : input : LVTTL/LVCMOS : : : Yiorqge2 : 80 : input : LVTTL/LVCMOS : : : YGND_CKLK : 81 : gnd : : : :GND_INT : 82 : gnd : : : :ide_d[10] : 83 : input : LVTTL/LVCMOS : : : YVCC_IO : 84 : power : : 3.3V : :ide_d[5] : 85 : input : LVTTL/LVCMOS : : : Yide_d[11] : 86 : input : LVTTL/LVCMOS : : : Yide_d[4] : 87 : input : LVTTL/LVCMOS : : : Yide_d[12] : 88 : input : LVTTL/LVCMOS : : : Yide_d[3] : 89 : input : LVTTL/LVCMOS : : : Yide_d[13] : 90 : input : LVTTL/LVCMOS : : : YVCC_INT : 91 : power : : 2.5V : :ide_d[2] : 92 : input : LVTTL/LVCMOS : : : Yide_d[14] : 93 : input : LVTTL/LVCMOS : : : Yide_d[1] : 94 : input : LVTTL/LVCMOS : : : Yide_d[15] : 95 : input : LVTTL/LVCMOS : : : Yide_d[0] : 96 : input : LVTTL/LVCMOS : : : Yide_dir : 97 : output : LVTTL/LVCMOS : : : YVCC_IO : 98 : power : : 3.3V : :ide_rdy : 99 : input : LVTTL/LVCMOS : : : Yide_wr_n : 100 : output : LVTTL/LVCMOS : : : Yide_rd_n : 101 : output : LVTTL/LVCMOS : : : Yide_rs_n : 102 : output : LVTTL/LVCMOS : : : Yide_a[1] : 103 : input : LVTTL/LVCMOS : : : Yide_a[0] : 104 : input : LVTTL/LVCMOS : : : YnCONFIG : 105 : input : : : :VCC_INT : 106 : power : : 2.5V : :MSEL1 : 107 : input : : : :MSEL0 : 108 : input : : : :GND_INT : 109 : gnd : : : :VCC_IO : 110 : power : : 3.3V : :ide_a[2] : 111 : input : LVTTL/LVCMOS : : : Yide_cs1_n : 112 : output : LVTTL/LVCMOS : : : Yide_cs0_n : 113 : output : LVTTL/LVCMOS : : : Ysdclk : 114 : output : LVTTL/LVCMOS : : : Ysddi : 115 : input : LVTTL/LVCMOS : : : Ysddo : 116 : output : LVTTL/LVCMOS : : : YGND_INT : 117 : gnd : : : :VCC_IO : 118 : power : : 3.3V : :sdcs_n : 119 : output : LVTTL/LVCMOS : : : Yvvsync : 120 : output : LVTTL/LVCMOS : : : Yvhsync : 121 : output : LVTTL/LVCMOS : : : Yvcsync : 122 : output : LVTTL/LVCMOS : : : YGND_INT : 123 : gnd : : : :VCC_INT : 124 : power : : 2.5V : :vblu[0] : 125 : output : LVTTL/LVCMOS : : : Yvblu[1] : 126 : output : LVTTL/LVCMOS : : : Yvgrn[0] : 127 : output : LVTTL/LVCMOS : : : Yvgrn[1] : 128 : output : LVTTL/LVCMOS : : : YGND_INT : 129 : gnd : : : :VCC_INT : 130 : power : : 2.5V : :vred[0] : 131 : output : LVTTL/LVCMOS : : : Yvred[1] : 132 : output : LVTTL/LVCMOS : : : Ybeep : 133 : output : LVTTL/LVCMOS : : : Yay_clk : 134 : input : LVTTL/LVCMOS : : : Yay_bdir : 135 : output : LVTTL/LVCMOS : : : Yay_bc1 : 136 : output : LVTTL/LVCMOS : : : YGND_INT : 137 : gnd : : : :VCC_IO : 138 : power : : 3.3V : :clkz_out : 139 : output : LVTTL/LVCMOS : : : Ywr_n : 140 : input : LVTTL/LVCMOS : : : Yrd_n : 141 : input : LVTTL/LVCMOS : : : Yres : 142 : output : LVTTL/LVCMOS : : : Ywait_n : 143 : input : LVTTL/LVCMOS : : : Ym1_n : 144 : input : LVTTL/LVCMOS : : : YGND_INT : 145 : gnd : : : :VCC_IO : 146 : power : : 3.3V : :rfsh_n : 147 : input : LVTTL/LVCMOS : : : Yiorq1_n : 148 : output : LVTTL/LVCMOS : : : Yiorq2_n : 149 : output : LVTTL/LVCMOS : : : Ycsrom : 150 : output : LVTTL/LVCMOS : : : YGND_INT : 151 : gnd : : : :VCC_INT : 152 : power : : 2.5V : :TDI : 153 : input : : : :nCE : 154 : input : : : :DCLK : 155 : bidir : : : :DATA0 : 156 : input : : : :spido : 157 : input : LVTTL/LVCMOS : : : Yspidi : 158 : output : LVTTL/LVCMOS : : : Yspiint_n : 159 : input : LVTTL/LVCMOS : : : Ydos_n : 160 : output : LVTTL/LVCMOS : : : Yrompg0_n : 161 : output : LVTTL/LVCMOS : : : Yrompg4 : 162 : output : LVTTL/LVCMOS : : : Yrompg3 : 163 : output : LVTTL/LVCMOS : : : Yrompg2 : 164 : output : LVTTL/LVCMOS : : : YVCC_IO : 165 : power : : 3.3V : :romwe_n : 166 : output : LVTTL/LVCMOS : : : Yromoe_n : 167 : output : LVTTL/LVCMOS : : : Yrras1_n : 168 : output : LVTTL/LVCMOS : : : Yra[4] : 169 : input : LVTTL/LVCMOS : : : Yra[3] : 170 : input : LVTTL/LVCMOS : : : YGND_INT : 171 : gnd : : : :ra[5] : 172 : input : LVTTL/LVCMOS : : : Yra[2] : 173 : input : LVTTL/LVCMOS : : : Yra[6] : 174 : input : LVTTL/LVCMOS : : : Yra[1] : 175 : input : LVTTL/LVCMOS : : : Yra[7] : 176 : input : LVTTL/LVCMOS : : : Yra[0] : 177 : input : LVTTL/LVCMOS : : : YVCC_IO : 178 : power : : 3.3V : :ra[8] : 179 : input : LVTTL/LVCMOS : : : Yra[9] : 180 : input : LVTTL/LVCMOS : : : YGND_INT : 181 : gnd : : : :spics_n : 182 : input : LVTTL/LVCMOS : : : Yfclk : 183 : input : LVTTL/LVCMOS : : : Yspick : 184 : input : LVTTL/LVCMOS : : : YVCC_INT : 185 : power : : 2.5V : :rucas_n : 186 : output : LVTTL/LVCMOS : : : Yrwe_n : 187 : output : LVTTL/LVCMOS : : : YGND_INT : 188 : gnd : : : :rlcas_n : 189 : output : LVTTL/LVCMOS : : : Yrras0_n : 190 : output : LVTTL/LVCMOS : : : Yrd[8] : 191 : input : LVTTL/LVCMOS : : : Yrd[7] : 192 : input : LVTTL/LVCMOS : : : Yrd[9] : 193 : input : LVTTL/LVCMOS : : : YVCC_IO : 194 : power : : 3.3V : :rd[6] : 195 : input : LVTTL/LVCMOS : : : Yrd[10] : 196 : input : LVTTL/LVCMOS : : : Yrd[5] : 197 : input : LVTTL/LVCMOS : : : Yrd[11] : 198 : input : LVTTL/LVCMOS : : : Yrd[4] : 199 : input : LVTTL/LVCMOS : : : Yrd[12] : 200 : input : LVTTL/LVCMOS : : : YVCC_INT : 201 : power : : 2.5V : :rd[3] : 202 : input : LVTTL/LVCMOS : : : Yrd[13] : 203 : input : LVTTL/LVCMOS : : : Yrd[2] : 204 : input : LVTTL/LVCMOS : : : Yrd[14] : 205 : input : LVTTL/LVCMOS : : : Yrd[1] : 206 : input : LVTTL/LVCMOS : : : Yrd[15] : 207 : input : LVTTL/LVCMOS : : : Yrd[0] : 208 : input : LVTTL/LVCMOS : : : Y