Subversion Repositories pentevo

Rev

Rev 79 | Blame | Compare with Previous | Last modification | View Log | Download | RSS feed | ?url?

  1. module main(
  2.  
  3. //--Input/Output Definition----------------------------------------------------
  4.  
  5.     // clocks
  6.     input fclk,
  7.     output clkz_out,
  8.     input clkz_in,
  9.  
  10.     // z80
  11.     input iorq_n,
  12.     input mreq_n,
  13.     input rd_n,
  14.     input wr_n,
  15.     input m1_n,
  16.     input rfsh_n,
  17.     input int_n,
  18.     input nmi_n,
  19.     input wait_n,
  20.     output res,
  21.  
  22.     input [7:0] d,
  23.     input [15:0] a,
  24.  
  25.     // zxbus and related
  26.     output csrom,
  27.     output romoe_n,
  28.     output romwe_n,
  29.  
  30.     input rompg0_n,
  31.     input dos_n, // aka rompg1
  32.     input rompg2,
  33.     input rompg3,
  34.     input rompg4,
  35.  
  36.     input iorqge1,
  37.     input iorqge2,
  38.     output iorq1_n,
  39.     output iorq2_n,
  40.  
  41.     // DRAM
  42.     input [15:0] rd,
  43.     input [9:0] ra,
  44.     output rwe_n,
  45.     output rucas_n,
  46.     output rlcas_n,
  47.     output rras0_n,
  48.     output rras1_n,
  49.  
  50.     // video
  51.     input [1:0] vred,
  52.     input [1:0] vgrn,
  53.     input [1:0] vblu,
  54.  
  55.     input vhsync,
  56.     input vvsync,
  57.     input vcsync,
  58.  
  59.     // AY control and audio/tape
  60.     input ay_clk,
  61.     output ay_bdir,
  62.     output ay_bc1,
  63.  
  64.     output beep,
  65.  
  66.     // IDE
  67.     input [2:0] ide_a,
  68.     input [15:0] ide_d,
  69.  
  70.     output ide_dir,
  71.  
  72.     input ide_rdy,
  73.  
  74.     output ide_cs0_n,
  75.     output ide_cs1_n,
  76.     output ide_rs_n,
  77.     output ide_rd_n,
  78.     output ide_wr_n,
  79.  
  80.     // VG93 and diskdrive
  81.     input vg_clk,
  82.  
  83.     output vg_cs_n,
  84.     output vg_res_n,
  85.  
  86.     input vg_hrdy,
  87.     input vg_rclk,
  88.     input vg_rawr,
  89.     input [1:0] vg_a, // disk drive selection
  90.     input vg_wrd,
  91.     input vg_side,
  92.  
  93.     input step,
  94.     input vg_sl,
  95.     input vg_sr,
  96.     input vg_tr43,
  97.     input rdat_b_n,
  98.     input vg_wf_de,
  99.     input vg_drq,
  100.     input vg_irq,
  101.     input vg_wd,
  102.  
  103.     // serial links (atmega-fpga, sdcard)
  104.     output sdcs_n,
  105.     output sddo,
  106.     output sdclk,
  107.     input sddi,
  108.  
  109.     input spics_n,
  110.     input spick,
  111.     input spido,
  112.     output spidi,
  113.     input spiint_n
  114. );
  115.  
  116. //--Dummy----------------------------------------------------------------------
  117.  
  118.     assign iorq1_n = 1'b1;
  119.     assign iorq2_n = 1'b1;
  120.  
  121.     assign res= 1'b1;
  122.  
  123.     assign rwe_n   = 1'b1;
  124.     assign rucas_n = 1'b1;
  125.     assign rlcas_n = 1'b1;
  126.     assign rras0_n = 1'b1;
  127.     assign rras1_n = 1'b1;
  128.  
  129.     assign ay_bdir = 1'b0;
  130.     assign ay_bc1  = 1'b0;
  131.  
  132.     assign vg_cs_n  = 1'b1;
  133.     assign vg_res_n = 1'b0;
  134.  
  135.     assign ide_dir=1'b1;
  136.     assign ide_rs_n = 1'b0;
  137.     assign ide_cs0_n = 1'b1;
  138.     assign ide_cs1_n = 1'b1;
  139.     assign ide_rd_n = 1'b1;
  140.     assign ide_wr_n = 1'b1;
  141.  
  142.     assign clkz_out = 1'b0;
  143.  
  144.     assign csrom = 1'b0;
  145.     assign romoe_n = 1'b1;
  146.     assign romwe_n = 1'b1;
  147.  
  148. //--Main wires-----------------------------------------------------------------
  149.  
  150.     assign sdclk  = spick;
  151.     assign sddo   = spido;
  152.     assign spidi  = sddi;
  153.     assign sdcs_n = spics_n;
  154.     assign beep   = spiint_n;
  155.  
  156. endmodule
  157.