Subversion Repositories pentevo

Rev

Rev 360 | Rev 395 | Go to most recent revision | Blame | Compare with Previous | Last modification | View Log | Download | RSS feed

  1. `include "../include/tune.v"
  2.  
  3. // Pentevo project (c) NedoPC 2008-2011
  4. //
  5. // top-level
  6.  
  7. module top(
  8.  
  9.         // clocks
  10.         input fclk,
  11.         output clkz_out,
  12.         input clkz_in,
  13.  
  14.         // z80
  15.         input iorq_n,
  16.         input mreq_n,
  17.         input rd_n,
  18.         input wr_n,
  19.         input m1_n,
  20.         input rfsh_n,
  21.         output int_n,
  22.         output nmi_n,
  23.         output wait_n,
  24.         output res,
  25.  
  26.         inout [7:0] d,
  27.         input [15:0] a,
  28.  
  29.         // zxbus and related
  30.         output csrom,
  31.         output romoe_n,
  32.         output romwe_n,
  33.  
  34.         output rompg0_n,
  35.         output dos_n, // aka rompg1
  36.         output rompg2,
  37.         output rompg3,
  38.         output rompg4,
  39.  
  40.         input iorqge1,
  41.         input iorqge2,
  42.         output iorq1_n,
  43.         output iorq2_n,
  44.  
  45.         // DRAM
  46.         inout [15:0] rd,
  47.         output [9:0] ra,
  48.         output rwe_n,
  49.         output rucas_n,
  50.         output rlcas_n,
  51.         output rras0_n,
  52.         output rras1_n,
  53.  
  54.         // video
  55.         output [1:0] vred,
  56.         output [1:0] vgrn,
  57.         output [1:0] vblu,
  58.  
  59.         output vhsync,
  60.         output vvsync,
  61.         output vcsync,
  62.  
  63.         // AY control and audio/tape
  64.         output ay_clk,
  65.         output ay_bdir,
  66.         output ay_bc1,
  67.  
  68.         output beep,
  69.  
  70.         // IDE
  71.         output [2:0] ide_a,
  72.         inout [15:0] ide_d,
  73.  
  74.         output ide_dir,
  75.  
  76.         input ide_rdy,
  77.  
  78.         output ide_cs0_n,
  79.         output ide_cs1_n,
  80.         output ide_rs_n,
  81.         output ide_rd_n,
  82.         output ide_wr_n,
  83.  
  84.         // VG93 and diskdrive
  85.         output vg_clk,
  86.  
  87.         output vg_cs_n,
  88.         output vg_res_n,
  89.  
  90.         output vg_hrdy,
  91.         output vg_rclk,
  92.         output vg_rawr,
  93.         output [1:0] vg_a, // disk drive selection
  94.         output vg_wrd,
  95.         output vg_side,
  96.  
  97.         input step,
  98.         input vg_sl,
  99.         input vg_sr,
  100.         input vg_tr43,
  101.         input rdat_b_n,
  102.         input vg_wf_de,
  103.         input vg_drq,
  104.         input vg_irq,
  105.         input vg_wd,
  106.  
  107.         // serial links (atmega-fpga, sdcard)
  108.         output sdcs_n,
  109.         output sddo,
  110.         output sdclk,
  111.         input sddi,
  112.  
  113.         input spics_n,
  114.         input spick,
  115.         input spido,
  116.         output spidi,
  117.         output spiint_n
  118. );
  119.  
  120.         wire dos;
  121.  
  122.  
  123.         wire zclk; // z80 clock for short
  124.  
  125.         wire zpos,zneg;
  126.  
  127.         wire rst_n; // global reset
  128.  
  129.         wire rrdy;
  130.         wire [15:0] rddata;
  131.  
  132.         wire [4:0] rompg;
  133.  
  134.         wire [7:0] zports_dout;
  135.         wire zports_dataout;
  136.         wire porthit;
  137.  
  138.  
  139.         wire [39:0] kbd_data;
  140.         wire [ 7:0] mus_data;
  141.         wire kbd_stb,mus_xstb,mus_ystb,mus_btnstb,kj_stb;
  142.  
  143.         wire [ 4:0] kbd_port_data;
  144.         wire [ 4:0] kj_port_data;
  145.         wire [ 7:0] mus_port_data;
  146.  
  147.  
  148.  
  149.  
  150.         wire [7:0] wait_read,wait_write;
  151.         wire wait_rnw;
  152.         wire wait_start_gluclock;
  153.         wire wait_start_comport;
  154.         wire wait_end;
  155.         wire [7:0] gluclock_addr;
  156.         wire [2:0] comport_addr;
  157.         wire [6:0] waits;
  158.  
  159.  
  160.  
  161.  
  162.         // config signals
  163.         wire [7:0] not_used;
  164.         wire cfg_vga_on;
  165.         wire set_nmi;
  166.  
  167.  
  168.  
  169.  
  170.         wire tape_in;
  171.  
  172.         wire [15:0] ideout;
  173.         wire [15:0] idein;
  174.         wire idedataout;
  175.  
  176.  
  177.         wire [7:0] zmem_dout;
  178.         wire zmem_dataout;
  179.  
  180.  
  181.  
  182.         reg [3:0] ayclk_gen;
  183.  
  184.  
  185.         wire [7:0] received;
  186.         wire [7:0] tobesent;
  187.  
  188.  
  189.         wire intrq,drq;
  190.         wire vg_wrFF;
  191.  
  192.         wire [1:0] rstrom;
  193.  
  194.  
  195.  
  196.  
  197.         assign zclk = clkz_in;
  198.  
  199.  
  200.         // RESETTER
  201.         wire genrst;
  202.  
  203.         resetter myrst( .clk(fclk),
  204.                         .rst_in_n(~genrst),
  205.                         .rst_out_n(rst_n) );
  206.         defparam myrst.RST_CNT_SIZE = 6;
  207.  
  208.  
  209.  
  210.         assign nmi_n=set_nmi ? 1'b0 : 1'bZ;
  211.  
  212.         assign res= ~rst_n;
  213.  
  214.  
  215.  
  216.  
  217.  
  218.  
  219.  
  220.  
  221.         assign ide_rs_n = rst_n;
  222.  
  223.         assign ide_d = idedataout ? ideout : 16'hZZZZ;
  224.         assign idein = ide_d;
  225.  
  226.         assign ide_dir = ~idedataout;
  227.  
  228.  
  229.  
  230.  
  231.  
  232.         wire [7:0] peff7;
  233.         wire [7:0] p7ffd;
  234.  
  235.  
  236.         wire romrw_en;
  237.         wire cpm_n;
  238.  
  239.  
  240.  
  241.         wire cpu_req,cpu_rnw,cpu_wrbsel,cpu_strobe;
  242.         wire [20:0] cpu_addr;
  243.         wire [15:0] cpu_rddata;
  244.         wire [7:0] cpu_wrdata;
  245.  
  246.         wire cbeg,post_cbeg,pre_cend,cend;
  247.  
  248.         wire go;
  249.  
  250.  
  251.         wire sd_start;
  252.         wire [7:0] sd_dataout,sd_datain;
  253.  
  254.  
  255.         wire tape_read; // data for tapein
  256.  
  257.         wire beeper_mux; // what is mixed to FPGA beeper output - beeper (0) or tapeout (1)
  258.  
  259.         wire [2:0] atm_scr_mode;
  260.  
  261.  
  262.         wire beeper_wr, covox_wr;
  263.  
  264.  
  265.  
  266.  
  267.  
  268.  
  269. //AY control
  270.         always @(posedge fclk)
  271.         begin
  272.                 ayclk_gen <= ayclk_gen + 4'd1;
  273.         end
  274.  
  275.         assign ay_clk = ayclk_gen[3];
  276.  
  277.  
  278.  
  279.  
  280.  
  281.         // fix ATM2-style ROM addressing for PENT-like ROM layout.
  282.         // this causes compications when writing to the flashROM from Z80
  283.         // and need to split and re-build old ATM romfiles before burning in
  284.         // flash
  285. //      wire [1:0] adr_fix;
  286. //      assign adr_fix = ~{ rompg[0], rompg[1] };
  287. //      assign rompg0_n = ~adr_fix[0];
  288. //      assign dos_n    =  adr_fix[1];
  289. //      assign rompg2   =  1'b0;//rompg[2];
  290. //      assign rompg3   =  1'b0;//rompg[3];
  291. //      assign rompg4   =  1'b0;//rompg[4];
  292.  
  293.         assign rompg0_n = ~rompg[0];
  294.         assign dos_n    =  rompg[1];
  295.         assign rompg2   =  rompg[2];
  296.         assign rompg3   =  rompg[3];
  297.         assign rompg4   =  rompg[4];
  298.  
  299.         wire [3:0] zclk_stall;
  300.  
  301.         zclock zclock( .fclk(fclk), .rst_n(rst_n), .zclk(zclk), .rfsh_n(rfsh_n), .zclk_out(clkz_out),
  302.                        .zpos(zpos), .zneg(zneg),
  303.                        .turbo( {1'b0,~(peff7[4] /*|dos*/ )} ), .pre_cend(pre_cend), .cbeg(cbeg),
  304.                        .zclk_stall( |zclk_stall ) );
  305.  
  306.  
  307.  
  308.         wire [7:0] dout_ram;
  309.         wire ena_ram;
  310.         wire [7:0] dout_ports;
  311.         wire ena_ports;
  312.  
  313.  
  314.         wire [3:0] border;
  315.  
  316.         wire drive_ff;
  317.  
  318.  
  319.         wire       atm_palwr;
  320.         wire [5:0] atm_paldata;
  321.  
  322.         wire int_start;
  323.  
  324.  
  325.         // data bus out: either RAM data or internal ports data or 0xFF with unused ports
  326.         assign d = ena_ram ? dout_ram : ( ena_ports ? dout_ports : ( drive_ff ? 8'hFF : 8'bZZZZZZZZ ) );
  327.  
  328.  
  329.  
  330.  
  331.         zbus zxbus( .iorq_n(iorq_n), .rd_n(rd_n), .wr_n(wr_n), .m1_n(m1_n),
  332.                     .iorq1_n(iorq1_n), .iorq2_n(iorq2_n), .iorqge1(iorqge1), .iorqge2(iorqge2),
  333.                     .porthit(porthit), .drive_ff(drive_ff) );
  334.  
  335.  
  336.  
  337.  
  338.         /////////////////////////////////////
  339.         // ATM memory pagers instantiation //
  340.         /////////////////////////////////////
  341.  
  342.         wire pager_off;
  343.  
  344.         wire        pent1m_ROM;
  345.         wire [ 5:0] pent1m_page;
  346.         wire        pent1m_ram0_0;
  347.         wire        pent1m_1m_on;
  348.  
  349.         wire atmF7_wr_fclk;
  350.  
  351.         wire [3:0] dos_turn_off,
  352.                    dos_turn_on;
  353.  
  354.         wire [ 7:0] page [0:3];
  355.         wire [ 3:0] romnram;
  356.  
  357.         generate
  358.  
  359.                 genvar i;
  360.  
  361.                 for(i=0;i<4;i=i+1)
  362.                 begin : instantiate_atm_pagers
  363.  
  364.                         atm_pager #( .ADDR(i) )
  365.                                   atm_pager( .rst_n(rst_n),
  366.                                              .fclk (fclk),
  367.                                              .zpos (zpos),
  368.                                              .zneg (zneg),
  369.  
  370.                                              .za(a),
  371.                                              .zd(d),
  372.                                              .mreq_n(mreq_n),
  373.                                              .rd_n  (rd_n),
  374.                                              .m1_n  (m1_n),
  375.  
  376.                                              .pager_off(pager_off),
  377.  
  378.                                              .pent1m_ROM   (pent1m_ROM),
  379.                                              .pent1m_page  (pent1m_page),
  380.                                              .pent1m_ram0_0(pent1m_ram0_0),
  381.                                              .pent1m_1m_on (pent1m_1m_on),
  382.  
  383.                                              .atmF7_wr(atmF7_wr_fclk),
  384.  
  385.                                              .dos(dos),
  386.  
  387.                                              .dos_turn_on (dos_turn_on[i]),
  388.                                              .dos_turn_off(dos_turn_off[i]),
  389.  
  390.                                              .zclk_stall(zclk_stall[i]),
  391.  
  392.                                              .page   (page[i]),
  393.                                              .romnram(romnram[i])
  394.                                            );
  395.                 end
  396.  
  397.         endgenerate
  398.  
  399.  
  400.         ///////////////////////////
  401.         // DOS signal controller //
  402.         ///////////////////////////
  403.  
  404.         zdos zdos( .rst_n(rst_n),
  405.  
  406.                    .fclk(fclk),
  407.  
  408.                    .dos_turn_on ( |dos_turn_on  ),
  409.                    .dos_turn_off( |dos_turn_off ),
  410.  
  411.                    .cpm_n(cpm_n),
  412.  
  413.                    .dos(dos)
  414.                  );
  415.  
  416.  
  417.  
  418.  
  419.         ///////////////////////////
  420.         // Z80 memory controller //
  421.         ///////////////////////////
  422.  
  423.         zmem z80mem( .fclk(fclk), .rst_n(rst_n), .zpos(zpos), .zneg(zneg),
  424.                      .cend(cend), .pre_cend(pre_cend), .za(a), .zd_in(d),
  425.                      .zd_out(dout_ram), .zd_ena(ena_ram), .m1_n(m1_n),
  426.                      .rfsh_n(rfsh_n), .iorq_n(iorq_n), .mreq_n(mreq_n),
  427.                      .rd_n(rd_n), .wr_n(wr_n),
  428.  
  429.                      .win0_romnram(romnram[0]),
  430.                      .win1_romnram(romnram[1]),
  431.                      .win2_romnram(romnram[2]),
  432.                      .win3_romnram(romnram[3]),
  433.  
  434.                      .win0_page(page[0]),
  435.                      .win1_page(page[1]),
  436.                      .win2_page(page[2]),
  437.                      .win3_page(page[3]),
  438.  
  439.                      .romrw_en(romrw_en),
  440.  
  441.                      .rompg(rompg),
  442.                      .romoe_n(romoe_n),
  443.                      .romwe_n(romwe_n),
  444.                      .csrom(csrom),
  445.  
  446.                      .cpu_req   (cpu_req),
  447.                      .cpu_rnw   (cpu_rnw),
  448.                      .cpu_wrbsel(cpu_wrbsel),
  449.                      .cpu_strobe(cpu_strobe),
  450.                      .cpu_addr  (cpu_addr),
  451.                      .cpu_wrdata(cpu_wrdata),
  452.                      .cpu_rddata(cpu_rddata)
  453.                    );
  454.  
  455.  
  456.  
  457.  
  458.  
  459.  
  460.         wire [20:0] daddr;
  461.         wire dreq;
  462.         wire drnw;
  463.         wire [15:0] drddata;
  464.         wire [15:0] dwrdata;
  465.         wire [1:0] dbsel;
  466.  
  467.  
  468.  
  469.  
  470.         dram dram( .clk(fclk),
  471.                    .rst_n(rst_n),
  472.  
  473.                    .addr(daddr),
  474.                    .req(dreq),
  475.                    .rnw(drnw),
  476.                    .cbeg(cbeg),
  477.                    .rrdy(drrdy),
  478.                    .rddata(drddata),
  479.                    .wrdata(dwrdata),
  480.                    .bsel(dbsel),
  481.  
  482.                    .ra(ra),
  483.                    .rd(rd),
  484.                    .rwe_n(rwe_n),
  485.                    .rucas_n(rucas_n),
  486.                    .rlcas_n(rlcas_n),
  487.                    .rras0_n(rras0_n),
  488.                    .rras1_n(rras1_n)
  489.                  );
  490.  
  491.  
  492.         wire [1:0] bw;
  493.  
  494.         wire [20:0] video_addr;
  495.         wire [15:0] video_data;
  496.         wire video_strobe;
  497.         wire video_next;
  498.  
  499.         arbiter dramarb( .clk(fclk),
  500.                          .rst_n(rst_n),
  501.  
  502.                          .dram_addr(daddr),
  503.                          .dram_req(dreq),
  504.                          .dram_rnw(drnw),
  505.                          .dram_cbeg(cbeg),
  506.                          .dram_rrdy(drrdy),
  507.                          .dram_bsel(dbsel),
  508.                          .dram_rddata(drddata),
  509.                          .dram_wrdata(dwrdata),
  510.  
  511.                          .post_cbeg(post_cbeg),
  512.                          .pre_cend (pre_cend ),
  513.                          .cend     (cend     ),
  514.  
  515.                          .go(go),
  516.                          .bw(bw),
  517.  
  518.                          .video_addr(video_addr),
  519.                          .video_data(video_data),
  520.                          .video_strobe(video_strobe),
  521.                          .video_next(video_next),
  522.  
  523.                          //.cpu_waitcyc(cpu_waitcyc),
  524.                          //.cpu_stall(cpu_stall),
  525.                          .cpu_req(cpu_req),
  526.                          .cpu_rnw(cpu_rnw),
  527.                          .cpu_addr(cpu_addr),
  528.                          .cpu_wrbsel(cpu_wrbsel),
  529.                          .cpu_wrdata(cpu_wrdata),
  530.                          .cpu_rddata(cpu_rddata),
  531.                          .cpu_strobe(cpu_strobe) );
  532.  
  533.  
  534.  
  535.         video_top video_top(
  536.  
  537.                 .clk(fclk),
  538.  
  539.                 .vred(vred),
  540.                 .vgrn(vgrn),
  541.                 .vblu(vblu),
  542.                 .vhsync(vhsync),
  543.                 .vvsync(vvsync),
  544.                 .vcsync(vcsync),
  545.  
  546.                 .zxborder(border),
  547.  
  548.                 .pent_vmode( {peff7[0],peff7[5]} ),
  549.                 .atm_vmode (atm_scr_mode),
  550.  
  551.                 .scr_page(p7ffd[3]),
  552.  
  553.                 .vga_on(cfg_vga_on),
  554.  
  555.                 .cbeg     (cbeg     ),
  556.                 .post_cbeg(post_cbeg),
  557.                 .pre_cend (pre_cend ),
  558.                 .cend     (cend     ),
  559.  
  560.                 .video_go    (go          ),
  561.                 .video_bw    (bw          ),
  562.                 .video_addr  (video_addr  ),
  563.                 .video_data  (video_data  ),
  564.                 .video_strobe(video_strobe),
  565.                 .video_next  (video_next  ),
  566.  
  567.                 .atm_palwr  (atm_palwr  ),
  568.                 .atm_paldata(atm_paldata),
  569.  
  570.                 .int_start(int_start)
  571.  
  572.         );
  573.  
  574.  
  575.  
  576.  
  577.         slavespi slavespi(
  578.                 .fclk(fclk), .rst_n(rst_n),
  579.  
  580.                 .spics_n(spics_n), .spidi(spidi),
  581.                 .spido(spido), .spick(spick),
  582.                 .status_in({/* wait_rnw */ wr_n, waits[6:0]}), .genrst(genrst),
  583.                 .rstrom(rstrom), .kbd_out(kbd_data),
  584.                 .kbd_stb(kbd_stb), .mus_out(mus_data),
  585.                 .mus_xstb(mus_xstb), .mus_ystb(mus_ystb),
  586.                 .mus_btnstb(mus_btnstb), .kj_stb(kj_stb),
  587.                 .gluclock_addr(gluclock_addr),
  588.                 .comport_addr (comport_addr),
  589.                 .wait_write(wait_write),
  590.                 .wait_read(wait_read),
  591.                 .wait_rnw(wait_rnw),
  592.                 .wait_end(wait_end),
  593.                 .config0( { not_used[7:4], beeper_mux, tape_read, set_nmi, cfg_vga_on} )
  594.         );
  595.  
  596.         zkbdmus zkbdmus( .fclk(fclk), .rst_n(rst_n),
  597.                          .kbd_in(kbd_data), .kbd_stb(kbd_stb),
  598.                          .mus_in(mus_data), .mus_xstb(mus_xstb),
  599.                          .mus_ystb(mus_ystb), .mus_btnstb(mus_btnstb),
  600.                          .kj_stb(kj_stb), .kj_data(kj_port_data),
  601.                          .zah(a[15:8]), .kbd_data(kbd_port_data),
  602.                          .mus_data(mus_port_data)
  603.                        );
  604.  
  605.  
  606.         zports zports( .zclk(zclk), .fclk(fclk), .rst_n(rst_n), .zpos(zpos), .zneg(zneg),
  607.                        .din(d), .dout(dout_ports), .dataout(ena_ports),
  608.                        .a(a), .iorq_n(iorq_n), .rd_n(rd_n), .wr_n(wr_n), .porthit(porthit),
  609.                        .ay_bdir(ay_bdir), .ay_bc1(ay_bc1), .border(border),
  610.                        .p7ffd(p7ffd), .peff7(peff7), .mreq_n(mreq_n), .m1_n(m1_n), .dos(dos),
  611.                        .rstrom(rstrom), .vg_intrq(intrq), .vg_drq(drq), .vg_wrFF(vg_wrFF),
  612.                        .vg_cs_n(vg_cs_n), .sd_start(sd_start), .sd_dataout(sd_dataout),
  613.                        .sd_datain(sd_datain), .sdcs_n(sdcs_n),
  614.                        .idein(idein), .ideout(ideout), .idedataout(idedataout),
  615.                        .ide_a(ide_a), .ide_cs0_n(ide_cs0_n), .ide_cs1_n(ide_cs1_n),
  616.                        .ide_wr_n(ide_wr_n), .ide_rd_n(ide_rd_n),
  617.  
  618.                        .keys_in(kbd_port_data),
  619.                        .mus_in (mus_port_data),
  620.                        .kj_in  (kj_port_data ),
  621.  
  622.                        .tape_read(tape_read),
  623.  
  624.                        .gluclock_addr(gluclock_addr),
  625.                        .comport_addr (comport_addr ),
  626.                        .wait_start_gluclock(wait_start_gluclock),
  627.                        .wait_start_comport (wait_start_comport ),
  628.                        .wait_rnw  (wait_rnw  ),
  629.                        .wait_write(wait_write),
  630.                        .wait_read (wait_read ),
  631.  
  632.                        .atmF7_wr_fclk(atmF7_wr_fclk),
  633.  
  634.                        .atm_scr_mode(atm_scr_mode),
  635.                        .atm_turbo   (),
  636.                        .atm_pen     (pager_off),
  637.                        .atm_cpm_n   (cpm_n),
  638.                        .atm_pen2    (atm_pen2),
  639.  
  640.                        .romrw_en(romrw_en),
  641.  
  642.                        .pent1m_ram0_0(pent1m_ram0_0),
  643.                        .pent1m_1m_on (pent1m_1m_on),
  644.                        .pent1m_page  (pent1m_page),
  645.                        .pent1m_ROM   (pent1m_ROM),
  646.  
  647.                        .atm_palwr  (atm_palwr  ),
  648.                        .atm_paldata(atm_paldata),
  649.  
  650.                        .beeper_wr(beeper_wr),
  651.                        .covox_wr (covox_wr )
  652.  
  653.                      );
  654.  
  655.  
  656.         zint preryv( .fclk(fclk), .zclk(zclk), .int_start(int_start), .iorq_n(iorq_n), .m1_n(m1_n),
  657.                      .int_n(int_n) );
  658.  
  659.  
  660.  
  661.         zwait zwait( .wait_start_gluclock(wait_start_gluclock),
  662.                      .wait_start_comport (wait_start_comport),
  663.                      .wait_end(wait_end),
  664.                      .rst_n(rst_n),
  665.                      .wait_n(wait_n),
  666.                      .waits(waits),
  667.                      .spiint_n(spiint_n) );
  668.  
  669.  
  670.  
  671.  
  672.         wire [1:0] vg_ddrv;
  673.         assign vg_a[0] = vg_ddrv[0] ? 1'b1 : 1'b0; // possibly open drain?
  674.         assign vg_a[1] = vg_ddrv[1] ? 1'b1 : 1'b0;
  675.  
  676.         vg93 vgshka( .zclk(zclk), .rst_n(rst_n), .fclk(fclk), .vg_clk(vg_clk),
  677.                      .vg_res_n(vg_res_n), .din(d), .intrq(intrq), .drq(drq), .vg_wrFF(vg_wrFF),
  678.                      .vg_hrdy(vg_hrdy), .vg_rclk(vg_rclk), .vg_rawr(vg_rawr), .vg_a(vg_ddrv),
  679.                      .vg_wrd(vg_wrd), .vg_side(vg_side), .step(step), .vg_sl(vg_sl), .vg_sr(vg_sr),
  680.                      .vg_tr43(vg_tr43), .rdat_n(rdat_b_n), .vg_wf_de(vg_wf_de), .vg_drq(vg_drq),
  681.                      .vg_irq(vg_irq), .vg_wd(vg_wd) );
  682.  
  683.  
  684.  
  685.  
  686.         spi2 zspi( .clock(fclk), .sck(sdclk), .sdo(sddo), .sdi(sddi), .start(sd_start),
  687.                    .speed(2'b00), .din(sd_datain), .dout(sd_dataout) );
  688.  
  689.  
  690.  
  691.  
  692.  
  693.           //////////////////////////////////////
  694.          // sound: beeper, tapeout and covox //
  695.         //////////////////////////////////////
  696.  
  697.         sound sound(
  698.  
  699.                 .clk(fclk),
  700.  
  701.                 .din(d),
  702.  
  703.                 .beeper_wr(beeper_wr),
  704.                 .covox_wr (covox_wr ),
  705.  
  706.                 .beeper_mux(beeper_mux),
  707.  
  708.                 .sound_bit(beep)
  709.         );
  710.  
  711.  
  712. endmodule
  713.  
  714.